[发明专利]用于电路设计优化的方法和系统有效
| 申请号： | 201680057930.8 | 申请日： | 2016-09-01 |
| 公开（公告）号： | CN108140067B | 公开（公告）日： | 2021-08-31 |
| 发明（设计）人： | R·阿加沃尔;Z·王;R·刘;S·达斯 | 申请（专利权）人： | 赛灵思公司 |
| 主分类号： | G06F30/392 | 分类号： | G06F30/392;G06F30/398;G06F30/394;G06F30/34 |
| 代理公司： | 北京市君合律师事务所 11517 | 代理人： | 毛健;顾云峰 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在本发明的一个实施例中，提供了用于对电路设计(102)进行布局和布线的处理器实施方法。为电路设计生成第一个网表。为目标IC上的第一网表(106)执行布局(108)以产生第一布局设计(110)。对第一布局设计执行(112)一组优化。该组优化被记录(114)在优化历史文件(116)中。对第一网表执行(118/202)优化历史文件中指定的一个或多个优化，以产生不同于第一网表的第二网表。对目标IC上的第二网表执行(206)布局以产生不同于第一布局设计的第二布局设计(208)。第二布局设计的网络被布线(210)以产生布局和布线电路设计。 | ||
| 搜索关键词： | 用于 电路设计 优化 方法 系统 | ||
【主权项】：
一种方法，包括：在处理器上执行操作，所述操作包括：为存储在连接到处理器的存储器中的电路设计生成第一网表；确定所述第一网表在目标IC上的布局以产生第一布局设计；对所述第一布局设计执行一组优化；将所述一组优化记录在优化历史文件中；对所述第一网表执行所述优化历史文件中指定的一个或多个优化，以产生不同于所述第一网表的第二网表；确定所述第二网表在所述目标IC上的布局，以产生不同于所述第一布局设计的第二布局设计；和对第二布局设计的网络进行布线，以产生布局和布线电路设计。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛灵思公司，未经赛灵思公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680057930.8/，转载请声明来源钻瓜专利网。
