[发明专利]半导体堆叠体有效
| 申请号： | 201680052955.9 | 申请日： | 2016-08-10 |
| 公开（公告）号： | CN108028181B | 公开（公告）日： | 2022-03-01 |
| 发明（设计）人： | 西口太郎;斋藤雄;山本裕史 | 申请（专利权）人： | 住友电气工业株式会社 |
| 主分类号： | H01L21/20 | 分类号： | H01L21/20;H01L21/316 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 李兰;孙志湧 |
| 地址： | 日本大阪*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
一种半导体堆叠体包括：衬底，其由碳化硅制成；以及外延层，其设置在所述衬底上并且由碳化硅制成。所述外延层的外延主表面是相对于c面具有4°或更小的偏离角的碳表面，所述外延主表面是与所述衬底相反的主表面。在所述外延主表面中形成有多个第一凹部，从平面图看时，所述第一凹部具有矩形周缘形状。在所述外延主表面中，在所述第一凹部中形成并且作为比所述第一凹部深的凹部的第二凹部的密度低于或等于10cm |
||
| 搜索关键词： | 半导体 堆叠 | ||
【主权项】：
1.一种半导体堆叠体，包括：衬底，所述衬底由碳化硅制成；以及外延层，所述外延层设置在所述衬底上并且由碳化硅制成，其中，所述外延层的外延主表面是相对于c面具有4°或更小的偏离角的碳表面，所述外延主表面是与所述衬底相反的主表面，其中，在所述外延主表面中形成有多个第一凹部，所述多个第一凹部在平面图中具有矩形的外形，并且其中，在所述外延主表面中，第二凹部的密度低于或等于10cm-2 ，所述第二凹部形成在所述第一凹部中并且是比所述第一凹部深的凹部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于住友电气工业株式会社，未经住友电气工业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680052955.9/，转载请声明来源钻瓜专利网。
- 上一篇：用于治疗HCV的固体药物组合物
- 下一篇：光线位置控制装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
