[发明专利]搭载二次电池的芯片的制造方法在审
| 申请号: | 201680045200.6 | 申请日: | 2016-06-20 |
| 公开(公告)号: | CN107851610A | 公开(公告)日: | 2018-03-27 |
| 发明(设计)人: | 津国和之;井上龙雄;斋藤友和;小笠原树里;殿川孝司;工藤拓夫 | 申请(专利权)人: | 日本麦可罗尼克斯股份有限公司 |
| 主分类号: | H01L21/822 | 分类号: | H01L21/822;H01L21/8234;H01L27/04;H01L27/06 |
| 代理公司: | 北京银龙知识产权代理有限公司11243 | 代理人: | 金鲜英,陈彦 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 提供一种能够在多个芯片上同时且均匀地制造氧化物半导体二次电池的制造方法。其为在电路上层叠有层叠第一电极(52)、充电功能层(54、56、58)和第二电极(60)而成的氧化物半导体二次电池的芯片的制造方法,具备层叠工序,其相对于对应于形成于晶片(20)上的多个芯片22的各芯片(22)的区域不是单个地形成氧化物半导体二次电池、而是相对于对应于多个芯片(22)的区域一体地层叠并形成氧化物半导体二次电池;以及,分割工序,其相对于一体地形成的氧化物半导体二次电池,进行保留对应于各芯片(22)的区域、除去不对应于各芯片(22)的其它区域的图案蚀刻,从而分隔为对应于各芯片(22)的单个氧化物半导体二次电池(50‑1、50‑2)。 | ||
| 搜索关键词: | 搭载 二次 电池 芯片 制造 方法 | ||
【主权项】:
一种搭载有氧化物半导体二次电池的芯片的制造方法,其为在电路上层叠有层叠第一电极、充电功能层和第二电极而构成的氧化物半导体二次电池的芯片的制造方法,其特征在于,具备:层叠工序,相对于对应于形成于晶片上的多个芯片的各芯片的区域不是单个地形成氧化物半导体二次电池、而是相对于对应于所述多个芯片的区域一体地层叠并形成氧化物半导体二次电池;以及,分割工序,相对于一体地形成的所述氧化物半导体二次电池,进行保留对应于所述各芯片的区域、除去不对应于所述各芯片的其它区域的图案蚀刻,分割为对应于所述各芯片的单个氧化物半导体二次电池。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本麦可罗尼克斯股份有限公司,未经日本麦可罗尼克斯股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201680045200.6/,转载请声明来源钻瓜专利网。
- 上一篇:减低互连介电阻挡堆叠中陷阱引发的电容的方法
- 下一篇:独立3D堆叠
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





