[发明专利]阵列基板的制造方法在审
| 申请号： | 201680036284.7 | 申请日： | 2016-11-23 |
| 公开（公告）号： | CN108064414A | 公开（公告）日： | 2018-05-22 |
| 发明（设计）人： | 尚琼 | 申请（专利权）人： | 深圳市柔宇科技有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L27/12 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518052 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种阵列基板的制造方法，包括：在基板上形成栅电极和栅极线、栅绝缘层、金属氧化物半导体层和蚀刻阻挡层；在所述蚀刻阻挡层上形成光刻胶；提供一多灰阶掩膜版，以在所述光刻胶上形成半曝光区域和全曝光区域；对所述蚀刻阻挡层和所述栅绝缘层进行第一蚀刻，以在所述蚀刻阻挡层和所述栅绝缘层上形成通向所述栅极线的第一过孔；将所述半曝光区域的光刻胶去除；对所述蚀刻阻挡层进行第二蚀刻，以在所述半曝光区域正下方形成通向所述金属氧化物半导体层的第二过孔；去除所述光刻胶。本申请的制造方法在形成第一过孔时不会对金属氧化物半导体层造成损伤，提高了阵列基板的生产良率。 | ||
| 搜索关键词： | 阵列 制造 方法 | ||
【主权项】：
1.一种阵列基板的制造方法，其特征在于，包括：在基板上形成栅电极和栅极线、栅绝缘层、金属氧化物半导体层和蚀刻阻挡层；在所述蚀刻阻挡层上形成光刻胶；提供一多灰阶掩膜版，利用所述多灰阶掩膜版对所述光刻胶进行图案化，以在所述光刻胶上形成半曝光区域和全曝光区域，其中，所述全曝光区域在所述栅极线上的投影与所述栅极线至少部分重合，所述半曝光区域在所述金属氧化物半导体层上的投影与所述金属氧化物半导体层至少部分重合；以所述光刻胶为遮蔽层，对所述光刻胶全曝光区域下方的蚀刻阻挡层和栅绝缘层进行第一蚀刻，以在所述全曝光区域正下方的蚀刻阻挡层和所述栅绝缘层上形成通向所述栅极线的第一过孔；将所述半曝光区域的光刻胶去除；以所述光刻胶为遮蔽层，对所述光刻胶半曝光区域下方的所述蚀刻阻挡层进行第二蚀刻，以在所述半曝光区域正下方形成通向所述金属氧化物半导体层的第二过孔；去除所述光刻胶。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市柔宇科技有限公司，未经深圳市柔宇科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680036284.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
