[发明专利]阵列基板的制造方法

说明书

本申请提供一种阵列基板的制造方法，包括：在基板上形成栅电极和栅极线、栅绝缘层、金属氧化物半导体层和蚀刻阻挡层；在所述蚀刻阻挡层上形成光刻胶；提供一多灰阶掩膜版，以在所述光刻胶上形成半曝光区域和全曝光区域；对所述蚀刻阻挡层和所述栅绝缘层进行第一蚀刻，以在所述蚀刻阻挡层和所述栅绝缘层上形成通向所述栅极线的第一过孔；将所述半曝光区域的光刻胶去除；对所述蚀刻阻挡层进行第二蚀刻，以在所述半曝光区域正下方形成通向所述金属氧化物半导体层的第二过孔；去除所述光刻胶。本申请的制造方法在形成第一过孔时不会对金属氧化物半导体层造成损伤，提高了阵列基板的生产良率。

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板的制造方法。

背景技术

现有技术中，为了降低阵列基板的制造成本。栅绝缘层(GI)和蚀刻阻挡层(ES)通常采用同一道掩膜版(mask)进行加工。但是，由于栅绝缘层的厚度远大于蚀刻阻挡层的厚度，栅绝缘层上通过干法蚀刻形成过孔过程中，会将蚀刻阻挡层下方的金属氧化物半导体层暴露出来。由于栅绝缘层的蚀刻时间较长，会对已经暴露出来的金属氧化物半导体层造成损伤，因此需要增加金属氧化物半导体层的厚度。而增加金属氧化物半导体层的厚度一方面会增加制造成本，使产能降低。另一方面，过厚的金属氧化物半导体层会使TFT特性变差，最终导致产品良率降低。

此外，当金属氧化物半导体层被蚀刻穿透时，还会造成栅电极层和源漏极层短路的风险。

申请内容

本申请的目的在于提供一种阵列基板的制造方法，该方法可以避免在栅绝缘层上形成过孔过程中对金属氧化物半导体层造成的损伤，提高阵列基板的生产良率。

为实现上述目的，本申请提供如下技术方案：

本申请提供一种阵列基板的制造方法，包括：

在基板上形成栅电极和栅极线、栅绝缘层、金属氧化物半导体层和蚀刻阻挡层；

在所述蚀刻阻挡层上形成光刻胶；

提供一多灰阶掩膜版，利用所述多灰阶掩膜版对所述光刻胶进行图案化，以在所述光刻胶上形成半曝光区域和全曝光区域，其中，所述全曝光区域在所述栅极线上的投影与所述栅极线至少部分重合，所述半曝光区域在所述金属氧化物半导体层上的投影与所述金属氧化物半导体层至少部分重合；

以所述光刻胶为遮蔽层，对所述光刻胶全曝光区域下方的所述蚀刻阻挡层和所述栅绝缘层进行第一蚀刻，以在所述全曝光区域正下方的蚀刻阻挡层和所述栅绝缘层上形成通向所述栅极线的第一过孔；

将所述半曝光区域的光刻胶去除；

以所述光刻胶为遮蔽层，对所述蚀刻阻挡层进行第二蚀刻，以在所述光刻胶半曝光区域正下方形成通向所述金属氧化物半导体层的第二过孔；

去除所述光刻胶。

其中，所述方法还包括：对所述光刻胶的半曝光区域进行灰化处理，以去除所述半曝光区域的光刻胶。

其中，所述方法还包括：对所述蚀刻阻挡层和所述栅绝缘层进行干法蚀刻，以形成所述第一过孔。

其中，所述方法还包括：对所述蚀刻阻挡层进行干法蚀刻，以形成所述第二过孔。

其中，所述干法蚀刻采用的蚀刻气体为SF6、O2、Cl2、He、Ar中一种或任意几种的混合。

其中，所述方法还包括：在去除所述光刻胶步骤完成后，在所述第二过孔中形成源极和漏极，以及在第一过孔中形成金属层以连接信号电路。

其中，所述多灰阶掩膜版为半色调掩膜版或灰色调掩膜版。

其中，所述去除所述光刻胶步骤中包括：采用灰化工艺或湿法蚀刻工艺将所述光刻胶去除。