[发明专利]用于金属栅极的制造工艺有效
申请号: | 201611170270.2 | 申请日: | 2016-12-16 |
公开(公告)号: | CN106783741B | 公开(公告)日: | 2020-05-12 |
发明(设计)人: | 鲍宇 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 徐伟 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开内容的一个方面是一种通过在第二金属栅极型晶体管区域(例如,NMOS)的虚栅极之上形成氮化硅(SiN)层以避免PMOS栅极的CMP过程中的虚栅极损耗来制造金属栅极的方法。该方法可包括在执行图案化工艺以移除PMOS和NMOS区域处的硬掩模之后,在NMOS区域之上形成SiN层;执行图案化工艺切开该PMOS区域并在该PMOS区域中填充栅极材料;执行CMP以抛光PMOS的顶表面使得该抛光在SiN处停止。以此方式,可降低第一铝CMP步骤期间的虚栅极损耗并由此相比于常规方法可以降低虚栅极的初始高度,并且相比于常规方法改善了虚栅极的填充工艺。 | ||
搜索关键词: | 用于 金属 栅极 制造 工艺 | ||
【主权项】:
一种用于制造半导体器件的金属栅极的方法,所述方法包括:提供衬底;在所述衬底上提供第一金属栅极型晶体管区域和第二金属栅极型晶体管区域,其中所述第一金属栅极型晶体管区域和所述第二金属栅极型晶体管区域的每一者包括虚栅极;在所述第一金属栅极型晶体管区域和所述第二金属栅极型晶体管区域周围提供零阶层间介电ILD0层;在所述ILD0层之上形成硬掩模层;执行图案化处理以移除部分硬掩模层以露出所述第一金属栅极型晶体管区域和所述第二金属栅极型晶体管区域处的虚栅极;在所述第二金属栅极型晶体管区域处的虚栅极之上形成氮化硅SiN层;执行图案化工艺以移除所述第一金属栅极型晶体管区域中的虚栅极并在所述第一金属栅极型晶体管区域中形成第一金属栅极,所述第一金属栅极为第一金属栅极型;执行第一化学机械抛光(CMP)工艺以抛光所述第一金属栅极型晶体管区域中的所述第一金属栅极以使得所述CMP工艺在所述SiN层处停止;以及移除所述SiN层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201611170270.2/,转载请声明来源钻瓜专利网。
- 上一篇:用于金属栅极的制造技术
- 下一篇:鳍式场效应晶体管的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造