[发明专利]沟槽功率器件及制作方法

摘要

本发明揭示了一种沟槽功率器件及制作方法。本发明提供的一种沟槽功率器件及制作方法，通过在半导体衬底中形成第一沟槽，并将第一阻止层、填充材料层设置于所述第一沟槽中，形成静电隔离结构，进而实现了静电隔离结构设置在半导体衬底中，避免了静电隔离结构高于第二沟槽、第三沟槽的情况，使得半导体衬底表面平整，有效解决由于传统静电隔离结构的不平坦使后续的沉积工艺台阶覆盖能力不佳，特别是光刻出现匀胶不良，曝光异常，台阶处光刻胶偏薄无法有效作为刻蚀阻挡层等问题，通过使得静电隔离结构由分次沉积的第一填充材料层和第二填充材料层形成，获得了高性能ESD能力的静电隔离结构，从而实现器件结构，使参数和可靠性满足产品的要求。

主权项

一种沟槽功率器件的制作方法，包括：提供半导体衬底；在所述半导体衬底中形成第一沟槽、第二沟槽和第三沟槽；在所述第一沟槽所在区域的半导体衬底表面及所述第一沟槽的底壁和侧壁上形成第一阻止层；在所述第二沟槽和第三沟槽所在区域的半导体衬底表面及第二沟槽和第三沟槽的底壁和侧壁上生长栅介电层；形成第一填充材料层并填充满所述第一沟槽、第二沟槽及第三沟槽；进行平坦化，使得所述半导体衬底表面裸露出栅介电层、第一阻止层和第一填充材料层，且所述栅介电层、第一阻止层和第一填充材料层上表面齐平；刻蚀所述第一沟槽中的第一填充材料层形成凹槽；在所述凹槽中形成第二填充材料层以形成静电隔离结构，所述第一填充材料层与第二填充材料层上表面齐平，且掺杂类型不同；在所述半导体衬底中第一沟槽、第二沟槽和第三沟槽两侧形成P阱；在所述半导体衬底中第一沟槽、第二沟槽和第三沟槽两侧所述P阱上形成N型区；在所述半导体衬底上形成介质层；刻蚀所述介质层以形成接触孔，所述接触孔分别延伸至第一沟槽和第二沟槽的第一填充材料层中及第三沟槽一侧的P阱中；以及在所述接触孔底部形成P型区。