[发明专利]层叠存储器件及包括其的半导体存储系统有效
| 申请号： | 201610528421.0 | 申请日： | 2016-07-06 |
| 公开（公告）号： | CN106782665B | 公开（公告）日： | 2020-07-14 |
| 发明（设计）人： | 金庚焕;李钟天;崔永载 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C29/00 | 分类号： | G11C29/00;G11C29/18;G11C29/56 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 李少丹;许伟群 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文中公开了一种层叠存储器件，该层叠存储器件包括使用多个穿通芯片电极来层叠的多个核心裸片和基底裸片。每个核心裸片可以包括：多个输入焊盘，能够在晶片级测试模式中从外部接收地址；控制信号发生单元，能够对经由输入焊盘而接收到的地址进行解码以产生第一控制信号；地址发生单元，能够基于经由输入焊盘而接收到的地址来产生第一地址；以及信号选择单元，能够选择第一控制信号与经由对应的穿通芯片电极而从基底裸片接收到的第二控制信号之一以输出全局控制信号，以及选择第一地址与经由对应的穿通芯片电极而从基底裸片接收到的第二地址之一以输出全局地址。 | ||
| 搜索关键词： | 层叠 存储 器件 包括 半导体 存储系统 | ||
【主权项】：
一种层叠存储器件，包括：使用多个穿通芯片电极而层叠的多个核心裸片和基底裸片，其中，核心裸片中的每个包括：多个输入焊盘，能够在晶片级测试模式中从外部接收地址；控制信号发生单元，能够对经由输入焊盘而接收到的地址进行解码以产生第一控制信号；地址发生单元，能够基于经由输入焊盘而接收到的地址来产生第一地址；以及信号选择单元，能够选择第一控制信号和经由对应的穿通芯片电极而从基底裸片接收到的第二控制信号之一以输出全局控制信号，以及选择第一地址和经由对应的穿通芯片电极而从基底裸片接收到的第二地址之一以输出全局地址。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610528421.0/，转载请声明来源钻瓜专利网。
