[发明专利]层叠存储器件及包括其的半导体存储系统

权利要求书

1.一种层叠存储器件，包括：

使用多个穿通芯片电极而层叠的多个核心裸片和一个基底裸片，

其中，核心裸片中的每个包括：

多个输入焊盘，能够在晶片级测试模式中从外部接收地址；

控制信号发生单元，能够对经由输入焊盘而接收到的地址进行解码以产生第一控制信号；

地址发生单元，能够基于经由输入焊盘而接收到的地址来产生第一地址；以及

信号选择单元，能够选择第一控制信号和经由对应的穿通芯片电极而从基底裸片接收到的第二控制信号之一以输出全局控制信号，以及选择第一地址和经由对应的穿通芯片电极而从基底裸片接收到的第二地址之一以输出全局地址。

2.如权利要求1所述的层叠存储器件，其中，在晶片级测试模式中，信号选择单元选择第一控制信号和第一地址。

3.如权利要求2所述的层叠存储器件，还包括：

地址锁存单元，能够锁存经由输入焊盘而接收到的地址以将锁存的地址提供给控制信号发生单元和地址发生单元。

4.如权利要求2所述的层叠存储器件，其中，控制信号发生单元包括：

解码器，能够对经由输入焊盘而接收到的地址进行解码以产生用于对应的核心裸片的内部操作的命令脉冲信号；以及

控制信号输出单元，能够基于命令脉冲信号来输出第一控制信号。

5.如权利要求4所述的层叠存储器件，其中，命令脉冲信号包括激活信号、预充电信号、刷新信号、读取信号、写入信号和模式寄存器设置MRS信号。

6.如权利要求4所述的层叠存储器件，其中，第一控制信号包括存储体激活信号、列地址选通CAS信号和测试模式信号。

7.一种层叠存储器件，包括：

使用多个穿通芯片电极而层叠的多个核心裸片和一个基底裸片，

其中，核心裸片中的每个包括：

多个输入焊盘，能够在晶片级测试模式中从外部接收列地址和行地址；

地址锁存单元，能够锁存经由输入焊盘而接收到的行地址和列地址以输出行锁存地址和列锁存地址；

行信号发生单元，能够对行锁存地址进行解码以产生第一行控制信号，以及基于行锁存地址来产生第一行地址；

列信号发生单元，能够对列锁存地址进行解码以产生第一列控制信号，以及基于列锁存地址来产生第一列地址；

行信号选择单元，能够基于晶片级测试使能信号而选择第一行控制信号和经由对应的穿通芯片电极而从基底裸片接收到的第二行控制信号之一以输出全局行控制信号，以及基于晶片级测试使能信号而选择第一行地址和经由对应的穿通芯片电极而从基底裸片接收到的第二行地址之一以输出全局行地址；以及

列信号选择单元，能够基于晶片级测试使能信号而选择第一列控制信号和经由对应的穿通芯片电极而从基底裸片接收到的第二列控制信号之一以输出全局列控制信号，以及基于晶片级测试使能信号而选择第一列地址和经由对应的穿通芯片电极而从基底裸片接收到的第二列地址之一以输出全局列地址。

8.如权利要求7所述的层叠存储器件，其中，在晶片级测试模式中，

行信号选择单元选择第一行控制信号和第一行地址，以及

列信号选择单元选择第一列控制信号和第一列地址。

9.如权利要求8所述的层叠存储器件，其中，行信号发生单元包括：

行解码器，能够对行锁存地址进行解码以产生用于对应的核心裸片的内部操作的行命令脉冲信号；

行控制信号输出单元，能够基于行命令脉冲信号来输出第一行控制信号；以及

行地址发生单元，能够基于行锁存地址来产生第一行地址。

10.如权利要求9所述的层叠存储器件，其中，行命令脉冲信号包括激活信号、预充电信号和刷新信号。

11.如权利要求9所述的层叠存储器件，其中，行控制信号输出单元响应于行命令脉冲信号而产生多个存储体激活信号。