[发明专利]半导体存储器件及其制造方法

摘要

一种半导体存储器件及其制造方法，其中，所述制造方法包括：提供基底，在基底上形成堆叠层；刻蚀堆叠层和基底，形成多个平行的第一沟槽；在第一沟槽的内壁依次形成第一衬垫层和第一介质层，第一衬垫层的高度介于浮栅层与隧穿介质层之间，第一介质层的高度低于隧穿介质层，形成第二沟槽；在第二沟槽内形成牺牲层，所述牺牲层的高度介于浮栅层与隧穿介质层之间，形成第三沟槽；在浮栅层上、第三沟槽的侧壁及其底部形成第二介质层，在第二介质层上形成控制栅层；在控制栅层和浮栅层内形成多个第四沟槽，第四沟槽的底部暴露出牺牲层的表面；沿着第四沟槽去除所述牺牲层。本发明实施例的制造方法降低了位线之间的干扰，提高半导体存储器件的性能。

主权项

一种半导体存储器件的制造方法，其特征在于，包括：提供基底，在所述基底上形成堆叠层，所述堆叠层包括依次位于基底上的隧穿介质层和浮栅层；刻蚀所述堆叠层和基底，形成多个平行的间隔排列的堆叠结构，所述堆叠结构之间的间隔形成多个平行的第一沟槽，所述第一沟槽的底部暴露出基底、侧壁暴露出基底、隧穿介质层和浮栅层；在所述第一沟槽的内壁依次堆叠形成第一衬垫层和第一介质层，所述第一沟槽内的第一衬垫层的高度介于所述浮栅层与隧穿介质层之间，所述第一沟槽内的第一介质层的高度低于所述隧穿介质层，为此形成第二沟槽，所述第二沟槽的底部暴露出第一介质层、侧壁暴露出第一衬垫层和浮栅层；在所述第二沟槽内形成牺牲层，所述牺牲层的高度介于所述浮栅层与隧穿介质层之间，为此形成第三沟槽，所述第三沟槽的底部暴露出所述牺牲层、侧壁暴露出所述浮栅层；在所述浮栅层上、所述第三沟槽的侧壁及其底部形成第二介质层，在所述第二介质层上形成控制栅层，以填充满所述第三沟槽；刻蚀所述控制栅层、第二介质层和浮栅层，形成多个平行的第四沟槽，每个第四沟槽的延伸方向与第一沟槽的延伸方向垂直，所述第四沟槽的底部暴露出所述牺牲层的表面；沿着所述第四沟槽去除所述牺牲层。