[发明专利]半导体器件的制造方法有效

专利信息
申请号: 201610085604.X 申请日: 2016-02-15
公开(公告)号: CN107086253B 公开(公告)日: 2019-02-22
发明(设计)人: 伏广才 申请(专利权)人: 中芯国际集成电路制造(天津)有限公司;中芯国际集成电路制造(上海)有限公司
主分类号: H01L31/18 分类号: H01L31/18;H01L31/107
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 屈蘅;李时云
地址: 300385 天津市西青*** 国省代码: 天津;12
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件的制备方法,在N阱上形成第一插塞,同时在P阱上形成第二插塞,之后,背面减薄半导体衬底,并在半导体衬底的背面形成P型引出区;再依次刻蚀半导体衬底、N型外延层以及P阱,在N阱周围形成第一沟槽,在第一插塞上形成第二沟槽,第一沟槽中填充第一介质层用于形成隔离结构,部分第二沟槽中填充金属层形成通孔结构。本发明中,对半导体衬底进行背面减薄之后形成再形成隔离结构和通孔结构,从而防止背面减薄的过程中损伤隔离结构和通孔结构,影响器件性能。
搜索关键词: 半导体器件 制造 方法
【主权项】:
1.一种半导体器件的制备方法,其特征在于,包括:提供半导体衬底,所述半导体衬底正面形成有N型外延层、位于所述N型外延层上的P阱以及位于所述P阱部分表面上的N阱,所述N阱上具有第一插塞以及位于所述第一插塞上的第一焊垫,所述P阱上具有第二插塞以及位于所述第二插塞上的第二焊垫;在所述半导体衬底正面键合一玻璃基板,并对所述半导体衬底的背面进行减薄,以在所述半导体衬底背面形成P型引出区;依次刻蚀所述半导体衬底、N型外延层以及P阱,形成第一沟槽和第二沟槽,所述第一沟槽围绕所述N阱,所述第二沟槽暴露所述第二插塞;在所述第一沟槽中填充第一介质层形成隔离结构,在所述第二沟槽的侧壁和部分底壁中填充第二介质层;在剩余的所述第二沟槽中填充金属层形成通孔结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(天津)有限公司;中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(天津)有限公司;中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610085604.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top