[发明专利]基板结构和制造方法

摘要

半导体封装。实现可以包括基板，其包括与电绝缘层耦合的金属底板和在与耦合到金属底板的电绝缘层的表面相对的电绝缘层的表面上耦合到电绝缘层的多个金属迹线。多个金属迹线可以包括至少两个不同的迹线厚度，其中迹线厚度是垂直于与金属底板耦合的电绝缘层的表面测量的。封装可以包括至少一个耦合到基板的半导体器件、封装功率电子器件和基板的至少一部分的模制化合物、以及与基板耦合的至少一个封装电连接器。

主权项

1.一种形成半导体封装的方法，包括：提供具有与第二表面相对的第一表面的电绝缘层；将第一铜层镀覆到所述电绝缘层的所述第二表面上；对所述第一铜层进行图案化；通过蚀刻穿过所述第一铜层的暴露部分在所述第一铜层中形成迹线；将第二铜层镀覆到所述第一铜层中的所述迹线上；对所述第二铜层进行图案化；通过蚀刻穿过所述第二铜层的暴露部分在所述第二铜层中形成与所述第一铜层中的所述迹线对应的迹线；将至少一个半导体器件与所述第二铜层中的所述迹线中的至少一个迹线接合；用模制化合物封装所述至少一个半导体器件；以及将至少一个封装电连接器与所述第一铜层和所述第二铜层之一接合；其中所述第二铜层的所述迹线的宽度比所述第一铜层的所述迹线的宽度薄偏移距离；以及将第一铜层镀覆到所述电绝缘层的所述第一表面上；对所述第一铜层进行图案化；去除所述第一铜层的暴露部分；将第二铜层镀覆到所述第一铜层上；对所述第二铜层进行图案化；以及去除所述第二铜层的暴露部分；其中从所述电绝缘层的边缘到所述第一铜层的边缘的距离小于从所述电绝缘层的所述边缘到所述第二铜层的边缘的距离。