[发明专利]基板结构和制造方法

权利要求书

1.一种形成半导体封装的方法，包括：

提供具有与第二表面相对的第一表面的电绝缘层；

将第一铜层镀覆到所述电绝缘层的所述第二表面上；

对所述第一铜层进行图案化；

通过蚀刻穿过所述第一铜层的暴露部分在所述第一铜层中形成迹线；

将第二铜层镀覆到所述第一铜层中的所述迹线上；

对所述第二铜层进行图案化；

通过蚀刻穿过所述第二铜层的暴露部分在所述第二铜层中形成与所述第一铜层中的所述迹线对应的迹线；

将至少一个半导体器件与所述第二铜层中的所述迹线中的至少一个迹线接合；

用模制化合物封装所述至少一个半导体器件；以及

将至少一个封装电连接器与所述第一铜层和所述第二铜层之一接合；

其中所述第二铜层的所述迹线的宽度比所述第一铜层的所述迹线的宽度薄偏移距离；以及

将第一铜层镀覆到所述电绝缘层的所述第一表面上；

对所述第一铜层进行图案化；

去除所述第一铜层的暴露部分；

将第二铜层镀覆到所述第一铜层上；

对所述第二铜层进行图案化；以及

去除所述第二铜层的暴露部分；

其中从所述电绝缘层的边缘到所述第一铜层的边缘的距离小于从所述电绝缘层的所述边缘到所述第二铜层的边缘的距离。

2.如权利要求1所述的方法，还包括：

将第三铜层镀覆到所述第二铜层中的所述迹线上；

对所述第三铜层进行图案化；

通过蚀刻穿过所述第三铜层的暴露部分在所述第三铜层中形成与所述第二铜层中的所述迹线对应的迹线；

将至少一个半导体器件与所述第三铜层中的至少一个迹线接合；

其中所述第三铜层的所述迹线的宽度比所述第二铜层的所述迹线的宽度薄偏移距离。

3.一种功率电子基板，包括：

介电层，包括第一表面和与所述第一表面相对的第二表面；

陶瓷层，具有在所述陶瓷层的第二表面上的接合图案，所述陶瓷层的所述第二表面与所述介电层的所述第一表面层压，所述介电层的所述第一表面被配置为容纳所述陶瓷层的所述第二表面的所述接合图案；以及

多个铜迹线，每个铜迹线在所述介电层的所述第二表面处和在所述铜迹线的第一表面处耦合到所述介电层，其中多个铜迹线具有至少第一厚度和比第一厚度更厚的第二厚度，第一厚度和第二厚度均是垂直于与铜迹线的第一表面相对的铜迹线的第二表面测量的。

4.如权利要求3所述的功率电子基板，其中所述陶瓷层的第一表面包括接合图案，所述陶瓷层的所述第一表面与第二介电层的第二表面层压，所述第二介电层的所述第二表面被配置为容纳所述陶瓷层的所述第一表面的所述接合图案，所述功率电子基板还包括具有第一表面和第二表面的金属底板，所述金属底板的所述第二表面与所述金属底板的所述第一表面相对，所述金属底板的所述第二表面耦合到与所述第二介电层的所述第二表面相对的所述第二介电层的第一表面。

5.一种形成用于功率电子器件的绝缘金属基板IMS的方法，包括：

部分地蚀刻铜层的第一表面以形成包括第一厚度和比所述第一厚度更厚的第二厚度的图案，所述第一厚度和所述第二厚度两者都是垂直于与所述铜层的所述第一表面相对的所述铜层的第二表面测量的；

将所述铜层的所述第一表面与介电层的第二表面层压，所述介电层在与所述介电层的所述第二表面相对的所述介电层的第一表面处和在金属底板的第二表面处耦合到所述金属底板；以及

通过以所述第一厚度蚀刻穿过所述铜层和以所述第二厚度蚀刻穿过所述铜层在所述铜层中形成迹线，其中所述迹线包括两种不同的迹线厚度，其中所述迹线厚度是垂直于所述介电层的所述第一表面测量的。