[发明专利]叠层芯片封装结构

摘要

本发明提供了一种叠层芯片封装结构中，在所述叠层芯片封装结构中，上下两层芯片的有源面朝向相对，下层芯片上的电极通过第三导电通道引出到所述叠层芯片封装结构的表面排布，或者通过第一导电通道与第二导电通道引出到所述叠层芯片封装结构的表面，上层芯片的电极通过导电凸块的电连接到下层芯片的焊盘上，以与下层芯片的部分电极电连接，并可通过所述第三导电通道或者所述第一导电通道和所述第二导电通道引出到所述叠层芯片封装结构的表面，上层芯片对下层芯片而言还起到了承载支撑的作用。因此，所述叠层芯片封装结构无需使用预先制定的引线框架，且具有重布线部件，使得封装设计更具灵活性，封装结构面积更小，集成度更高。

主权项

1.一种叠层芯片封装结构，其特征在于，包括：第一芯片，所述第一芯片的有源面上设置有多个焊盘，第二芯片，所述第二芯片的有源面朝向所述第一芯片的有源面，第一导电通道，由所述第二芯片的背面延伸至所述第二芯片中的器件处或延伸至所述第二芯片的有源面处，所述第二芯片的背面与所述第二芯片的有源面相对，所述第二芯片中的器件或延伸至所述第二芯片的有源面处的第一导电通道通过导电凸块与多个所述焊盘中的第一组焊盘电连接，第二导电通道，所述第二导电通道与所述第一导电通道电连接，并部分裸露至所述叠层芯片封装结构的表面，以将所述第一芯片和/或第二芯片的部分电极排布至所述叠层芯片封装结构的表面，第三导电通道，所述第三导电通道与所述第一组焊盘中的至少部分焊盘和/或所述多个焊盘中的第二组焊盘电连接，并部分裸露至所述叠层芯片封装结构的表面，以将所述第一芯片和/或第二芯片的部分电极排布至所述叠层芯片封装结构的表面，塑封体，所述塑封体囊封由所述第一芯片、第二芯片、导电凸块、第二导电通道以及第三导电通道构成的组件，其中，所述第一组焊盘中的至少部分焊盘为虚拟焊盘，所述虚拟焊盘与所述第一芯片中的器件相电绝缘，所述第二芯片上的电极与所述虚拟焊盘电连接后再通过所述第三导电通道引出到所述叠层芯片封装结构的表面进行重新排布。