[发明专利]叠层芯片封装结构

说明书

本发明提供了一种叠层芯片封装结构中，在所述叠层芯片封装结构中，上下两层芯片的有源面朝向相对，下层芯片上的电极通过第三导电通道引出到所述叠层芯片封装结构的表面排布，或者通过第一导电通道与第二导电通道引出到所述叠层芯片封装结构的表面，上层芯片的电极通过导电凸块的电连接到下层芯片的焊盘上，以与下层芯片的部分电极电连接，并可通过所述第三导电通道或者所述第一导电通道和所述第二导电通道引出到所述叠层芯片封装结构的表面，上层芯片对下层芯片而言还起到了承载支撑的作用。因此，所述叠层芯片封装结构无需使用预先制定的引线框架，且具有重布线部件，使得封装设计更具灵活性，封装结构面积更小，集成度更高。

技术领域

本发明涉及芯片封装技术领域，尤其涉及一种叠层芯片封装结构。

背景技术

芯片封装是将芯片包裹在封装料中，从而将半导体材料与外界环境隔开并且提供与外部电路的电连接的工艺。在芯片封装工艺之后形成的封装组件即可以在市场销售的芯片产品。

随着人们对集成电路的集成度需求的提高，将多块芯片集成封装在封装料中成为现阶段的研究热点。现有的一种常见的叠层芯片封装结构中通常包括预先制定的引线框架，叠层芯片封装结构中的上下两层芯片上的电极均通过导电凸块或键合引线与引线框架的引脚电连接，然后塑封体囊封芯片。

上述叠层芯片封装结构需要用到预先制定的引线框架来承载芯片以及引出芯片的电极，且上层芯片上的电极通常只能与位于下层芯片周围的引脚电连接。因此，这种叠层芯片封装结构的封装面积大，集成度低，且封装设计的灵活度低，限制了芯片上电极的布局的灵活性。

期望研究出新的叠层芯片封装结构，以进一步提高集成电路的集成度以及封装的灵活性。

发明内容

有鉴于此，本发明提供了一种叠层芯片封装结构，以提高集成电路的集成度以及封装的灵活性设计。

一种叠层芯片封装结构，其特征在于，包括：

第一芯片，所述第一芯片的有源面上设置有多个焊盘，

第二芯片，所述第二芯片的有源面朝向所述第一芯片的有源面，

第一导电通道，由所述第二芯片的背面延伸至所述第二芯片中的器件处或延伸至所述第二芯片的有源面处，所述第二芯片的背面与所述第二芯片的有源面相对，

所述第二芯片中的器件或延伸至所述第二芯片的有源面处的第一导电通道通过导电凸块与部分所述焊盘电连接，

第二导电通道，所述第二导电通道与所述第一导电通道电连接，并部分裸露至所述叠层芯片封装结构的表面，以将所述第一芯片和/或第二芯片的部分电极排布至所述叠层芯片封装结构的表面，

第三导电通道，所述第三导电通道与部分所述焊盘电连接，并部分裸露至所述叠层芯片封装结构的表面，以将所述第一芯片和/或第二芯片的部分电极排布至所述叠层芯片封装结构的表面，

塑封体，所述塑封体囊封由所述第一芯片、第二芯片、导电凸块、第二导电通道以及第三导电通道构成的组件。

优选的，所述第一导电通道包括导电孔和填充在导电孔中的导电材料。

优选的，延伸至所述第二芯片的有源面处的第一导电通道还包括与所述导电孔电连接的焊接面，所述焊接面裸露在所述第二芯片的有源面上，并与所述导电凸块电连接。

优选的，所述第二导电通道包括第一部件、第二部件和第三部件，

所述第一部件的一端与所述第一导电通道电连接，另一端朝第一方向延伸至所述第二部件，

所述第二部件在第二方向上延伸，以作为所述叠层芯片封装结构的重布线层，使得所述第一芯片和/或第二芯片上的部分电极通过所述第二导电通道在所述叠层芯片封装结构的表面重新排布，