[发明专利]一种反激同步整流控制电路

摘要

本发明实施例公开的一种反激同步整流控制电路，涉及同步整流控制技术领域，能够精确控制电路主MOSFET开关以及同步整流驱动时序。其中，第一延迟环节由阻容构成，输出端连接第一MOSFET管的栅极；第二延迟环节和加速环节并联，并联后的输出端和反向环节连接，第三延迟环节和加速关断环节并联，并联后的输出端和IC驱动芯片的信号输入脚相连，IC驱动芯片的驱动输出脚和第二MOSFET管栅极相连；隔离驱动变压器和反向环节连接，隔离驱动变压器和第三延迟环节的输入端连接，主要用于同步反激整流控制。

主权项

一种反激同步整流控制电路，其特征在于，包括第一延迟环节、第二延迟环节、第三延迟环节、加速环节、加速关断环节、IC驱动芯片、PWM信号、隔离驱动变压器、初级MOSFET管、次级MOSFET管和反向环节；其中，所述第一延迟环节由阻容构成，输入波形由PWM三角波提供，其输出端与第一MOSFET管的栅极相连；所述第二延迟环节和所述加速环节并联，并联后的电路输出端和所述反向环节的一端连接，输入波形由PWM三角波提供；所述第三延迟环节和所述加速关断环节并联，并联后的电路输出端和所述IC驱动芯片的信号输入脚相连，所述IC驱动芯片的驱动输出脚和所述第二MOSFET管的栅极相连；所述隔离驱动变压器的一端和所述反向环节的另一端连接，所述隔离驱动变压器的另一端和所述第三延迟环节的输入端连接；PWM三角波同时进入第一延迟环节和第二延迟环节，通过所述第一延迟环节输出方波给所述初级MOSFET管提供功率驱动方波，并进行相应的死区控制；同时通过所述第二延迟环节和所述加速环节负责控制次级驱动信号时序，在需要所述次级MOSFET管开通时，对驱动信号进行延迟，以造成对应死区时间，所述加速环节可调，只在PWM下降时起作用，所述第三延迟环节和所述加速关断环节分别在所述次级MOSFET管的PWM驱动信号上升和下降两个沿起作用，固定延迟开通，加速关断，以保证所述次级MOSFET管在任何负载条件下有稳定的死区时间和可靠关断，所述IC驱动芯片为所述次级MOSFET管提供功率驱动信号，保证所述次级MOSFET管驱动信号波形完整，通过各延迟和加速环节相互调节，使用同一个PWM三角波，分别控制所述初级MOSFET管和所述次级MOSFET管驱动上升和下降四个沿的死区或重叠时间，以实现不同的电路控制策略。