[发明专利]一种反激同步整流控制电路

说明书

技术领域

本发明涉及同步整流控制技术领域，尤其涉及一种反激同步整流控制电路。

背景技术

转换效率是DC/DC开关电源中最重要的指标之一，同步整流是提高装换效率必须使用的技术之一。反激拓扑中，出现了非常多的同步整流控制策略，随着控制策略的复杂，需要在驱动中不止加入死区时间，更要求需要控制初级和次级MOSFET每一个上升沿和下降沿的延迟或者提前时间，精确到纳秒等级,实现难度很大。

发明内容

本发明的目的在于克服现有技术不足，提供了一种反激同步整流控制电路，能够精确控制电路主MOSFET开关以及同步整流驱动时序。

本发明的技术解决方案：

一种反激同步整流控制电路，包括第一延迟环节、第二延迟环节、第三延迟环节、加速环节、加速关断环节、IC驱动芯片、PWM信号、隔离驱动变压器、初级MOSFET管、次级MOSFET管和反向环节；

其中，所述延迟环节1由阻容构成，输入波形由PWM三角波提供，其输出端与第一MOSFET管的栅极相连；

所述延迟环节2和所述加速环节并联，并联后的电路输出端和所述反向环节的一端连接，输入波形由PWM三角波提供；

所述第三延迟环节和所述加速关断环节并联，并联后的电路输出端和所述IC驱动芯片的信号输入脚相连，所述IC驱动芯片的驱动输出脚和所述第二MOSFET管的栅极相连；

所述隔离驱动变压器的一端和所述反向环节的另一端连接，所述隔离驱动变压器的另一端和所述第三延迟环节的输入端连接；

PWM三角波同时进入第一延迟环节和第二延迟环节，通过所述第一延迟环节输出方波给所述初级MOSFET管提供功率驱动方波，并进行相应的死区控制；同时通过所述第二延迟环节和所述加速环节负责控制次级驱动信号时序，在需要所述次级MOSFET管开通时，对驱动信号进行延迟，以造成对应死区时间，所述加速环节可调，只在PWM下降时起作用，所述第三延迟环节和所述加速关断环节分别在所述次级MOSFET管的PWM驱动信号上升和下降两个沿起作用，固定延迟开通，加速关断，以保证所述次级MOSFET管在任何负载条件下有稳定的死区时间和可靠关断，所述IC驱动芯片为所述次级MOSFET管提供功率驱动信号，保证所述次级MOSFET管驱动信号波形完整，通过各延迟和加速环节相互调节，使用同一个PWM三角波，分别控制所述初级MOSFET管和所述次级MOSFET管驱动上升和下降四个沿的死区或重叠时间，以实现不同的电路控制策略。

进一步可选的，所述第一延迟环节由所述次级MOSFET管，第一电阻R1，第二电阻R2，第一电容C1组成，三角波到达时所述第二电阻R2向Q3充电，推后Q3基极到达开通电压的时间，所述第一电阻R1、所述第一电容C1进一步延迟驱动到达所述初级MOSFET管开通的电压的时间，延迟MOSFETQ1驱动上升沿，所述第二延迟环节由第四电阻R4、第二电容C2组成，用于减慢次级驱动信号变化，所述第四电阻R4向所述第二电容C2充电，减慢驱动信号高低变换速度，延迟所述次级MOSFET管上升沿。

进一步可选的，所述加速环节由第三二极管D3构成，所述第三二极管为肖特基二极管，用于加速驱动信号向次级传递，在驱动信号变向时，所述第三二极管D3短路所述第四电阻R4直接对所述第二电容C2放电，加速信号传递，加速所述次级MOSFET管下降沿。

进一步可选的，第三电阻R3、第三电容C3构成所述第三延迟环节,该环节用于调整次级驱动能力和驱动波形，所述第三电阻R3对所述第三电容C3放电，增大所述第三电阻R3可延迟所述第三电容C3放电速度，减缓信号传递延迟所述次级MOSFET管开通。

进一步可选的，第四二极管D4、第二二极管D2、第五电阻R5、Q4组成所述加速关断环节，该环节在电路拓扑上与所述第三电阻R3、第三电容C3构成的所述第三延迟环节串联，上升或下降沿到达所述次级MOSFET管时所述第三延迟环节和所述加速环节同时工作。

进一步可选的，所述第二二极管D2、第五电阻R5直接向所述次级MOSFET管提供驱动，当驱动信号处于下降沿时，所述第四二极管D4造成Q4基极迅速拉低，短路所述第二二极管D2、所述第五电阻R5，组成所述加速关断环节，为加速所述次级MOSFET管关断提供足够的驱动能力。