[发明专利]解决锗硅生长工艺中栅极顶角缺陷的方法在审
| 申请号： | 201510626870.4 | 申请日： | 2015-09-28 |
| 公开（公告）号： | CN105206525A | 公开（公告）日： | 2015-12-30 |
| 发明（设计）人： | 孟祥国;崇二敏;李全波;黄君 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/306 | 分类号： | H01L21/306;H01L21/308 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种解决锗硅生长工艺中栅极顶角缺陷的方法，包括：在衬底上沉积多晶硅层，并利用图案化硬掩膜执行多晶硅层刻蚀以形成多晶硅栅极；利用原子层沉积工艺沉积SiN层；在晶圆表面旋涂抗反射涂层和光阻层；使得光阻层曝光，从而仅仅留下与多晶硅栅极相对应的光阻图案；利用光阻图案执行干法刻蚀以形成SiGe沟槽，其中在多晶硅栅极下方形成突出衬底表面的突起部，完全去除抗反射涂层和光阻层，并使得SiN层仅留下图案化硬掩膜和多晶硅栅极侧壁上的SiN部分；对图案化硬掩膜及其侧壁上的SiN部分进一步进行湿法刻蚀以及预处理。 | ||
| 搜索关键词： | 解决 生长 工艺 栅极 顶角 缺陷 方法 | ||
【主权项】：
一种解决锗硅生长工艺中栅极顶角缺陷的方法，其特征在于包括：第一步骤：在衬底上沉积多晶硅层，并利用图案化硬掩膜执行多晶硅层刻蚀以形成多晶硅栅极；第二步骤：利用原子层沉积工艺沉积SiN层；第三步骤：在晶圆表面旋涂抗反射涂层和光阻层；第四步骤：使得光阻层曝光，从而仅仅留下与多晶硅栅极相对应的光阻图案；第五步骤：利用光阻图案执行干法刻蚀以形成SiGe沟槽，其中在多晶硅栅极下方形成突出衬底表面的突起部，完全去除抗反射涂层和光阻层，并使得SiN层仅留下图案化硬掩膜和多晶硅栅极侧壁上的SiN部分；第六步骤：对图案化硬掩膜及其侧壁上的SiN部分进一步进行湿法刻蚀以及预处理。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510626870.4/，转载请声明来源钻瓜专利网。
- 上一篇：多路的加热器阵列的故障检测方法
- 下一篇：一种HKMG器件的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
