[发明专利]低电压差分信号驱动电路

摘要

一种低电压差分信号驱动电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电阻器、第二电阻器以及偏压驱动器。第一晶体管耦接于供应电位和第一节点之间。第二晶体管耦接于供应电位和第二节点之间。第三晶体管耦接于第一节点和接地电位之间。第四晶体管耦接于第二节点和接地电位之间。第一电阻器耦接于第一节点和第三节点之间。第二电阻器耦接于第二节点和第三节点之间。偏压驱动器根据数据信号，产生多个偏压信号以控制第一晶体管、第二晶体管、第三晶体管以及第四晶体管。本发明不仅可适用于极低供应电压的各种应用产品，还可加快操作速度、减少制造成本，并提升高数据传输速率下的信号品质。

主权项

一种低电压差分信号驱动电路，其特征在于，根据一数据信号于一第一节点和一第二节点处产生一差分信号，其中该低电压差分信号驱动电路包括：一第一晶体管，具有一第一端和一第二端，其中该第一晶体管的该第一端耦接至一供应电位，而该第一晶体管的该第二端耦接至该第一节点，其中当该数据信号处于高逻辑电平时，该第一晶体管和一第一驱动器形成一第一电流镜，而当该数据信号处于低逻辑电平时，该第一晶体管和该第一驱动器不形成该第一电流镜，其中当该第一电流镜形成时，通过该第一晶体管的一电流于一异或逻辑运算结果为高逻辑电平时将比该电流于该异或逻辑运算结果为低逻辑电平时更大，其中该异或逻辑运算结果根据该数据信号和一延迟数据信号而产生；一第二晶体管，具有一第一端和一第二端，其中该第二晶体管的该第一端耦接至该供应电位，而该第二晶体管的该第二端耦接至该第二节点，其中当该数据信号处于低逻辑电平时，该第二晶体管和一第二驱动器形成一第二电流镜，而当该数据信号处于高逻辑电平时，该第二晶体管和该第二驱动器不形成该第二电流镜，其中当该第二电流镜形成时，通过该第二晶体管的一电流于该异或逻辑运算结果为高逻辑电平时将比该电流于该异或逻辑运算结果为低逻辑电平时更大，其中该异或逻辑运算结果根据该数据信号和该延迟数据信号而产生；一第三晶体管，具有一第一端和一第二端，其中该第三晶体管的该第一端耦接至一接地电位，而该第三晶体管的该第二端耦接至该第一节点，其中当该数据信号处于低逻辑电平时，该第三晶体管和一第三驱动器形成一第三电流镜，而当该数据信号处于高逻辑电平时，该第三晶体管和该第三驱动器不形成该第三电流镜，其中当该第三电流镜形成时，通过该第三晶体管的一电流于该异或逻辑运算结果为高逻辑电平时将比该电流于该异或逻辑运算结果为低逻辑电平时更大，其中该异或逻辑运算结果根据该数据信号和该延迟数据信号而产生；以及一第四晶体管，具有一第一端和一第二端，其中该第四晶体管的该第一端耦接至该接地电位，而该第四晶体管的该第二端耦接至该第二节点，其中当该数据信号处于高逻辑电平时，该第四晶体管和一第四驱动器形成一第四电流镜，而当该数据信号处于低逻辑电平时，该第四晶体管和该第四驱动器不形成该第四电流镜，其中当该第四电流镜形成时，通过该第四晶体管的一电流于该异或逻辑运算结果为高逻辑电平时将比该电流于该异或逻辑运算结果为低逻辑电平时更大，其中该异或逻辑运算结果根据该数据信号和该延迟数据信号而产生；其中该延迟数据信号通过延迟该数据信号一延迟时间而产生。