[发明专利]低电压差分信号驱动电路

说明书

技术领域

本发明关于一种低电压差分信号(Low Voltage Differential Signaling，LVDS)驱动电路，特别关于一种具有简单电路结构和高操作速度的低电压差分信号驱动电路。

背景技术

近年来，差分信号电路普遍地使用于数据传输领域，其包括：低电压差分信号(Low Voltage Differential Signaling，LVDS)、高清晰度多媒体接口(High Definition Multimedia Interface，HDMI)，以及通用串行总线(Universal Serial Bus，USB)等等。差分信号电路具有节省功率消耗以及阻绝噪声的优点。然而，传统差分信号电路需要偏压电流，其由电流源所驱动。随着制程进步，电路的供应电压(Supply Voltage)逐渐变低，因此，前述电流源可能会有顶部空间(Head Room)不足的问题，并使得差分信号电路的输出范围受到很大局限。

发明内容

在较佳实施例中，本发明提供一种低电压差分信号驱动电路，根据一数据信号于一第一节点和一第二节点处产生一差分信号，其中该低电压差分信号驱动电路包括：一第一晶体管，具有一第一端和一第二端，其中该第一晶体管的该第一端耦接至一供应电位，而该第一晶体管的该第二端耦接至该第一节点，其中当该数据信号处于高逻辑电平时，该第一晶体管和一第一驱动器形成一第一电流镜，而当该数据信号处于低逻辑电平时，该第一晶体管和该第一驱动器不形成该第一电流镜，其中当该第一电流镜形成时，通过该第一晶体管的一电流于一异或逻辑运算结果为高逻辑电平时将比该电流于该异或逻辑运算结果为低逻辑电平时更大，其中该异或逻辑运算结果根据该数据信号和一延迟数据信号而产生；一第二晶体管，具有一第一端和一第二端，其中该第二晶体管的该第一端耦接至该供应电位，而该第二晶体管的该第二端耦接至该第二节点，其中当该数据信号处于低逻辑电平时，该第二晶体管和一第二驱动器形成一第二电流镜，而当该数据信号处于高逻辑电平时，该第二晶体管和该第二驱动器不形成该第二电流镜，其中当该第二电流镜形成时，通过该第二晶体管的一电流于该异或逻辑运算结果为高逻辑电平时将比该电流于该异或逻辑运算结果为低逻辑电平时更大，其中该异或逻辑运算结果根据该数据信号和该延迟数据信号而产生；一第三晶体管，具有一第一端和一第二端，其中该第三晶体管的该第一端耦接至一接地电位，而该第三晶体管的该第二端耦接至该第一节点，其中当该数据信号处于低逻辑电平时，该第三晶体管和一第三驱动器形成一第三电流镜，而当该数据信号处于高逻辑电平时，该第三晶体管和该第三驱动器不形成该第三电流镜，其中当该第三电流镜形成时，通过该第三晶体管的一电流于该异或逻辑运算结果为高逻辑电平时将比该电流于该异或逻辑运算结果为低逻辑电平时更大，其中该异或逻辑运算结果根据该数据信号和该延迟数据信号而产生；以及一第四晶体管，具有一第一端和一第二端，其中该第四晶体管的该第一端耦接至该接地电位，而该第四晶体管的该第二端耦接至该第二节点，其中当该数据信号处于高逻辑电平时，该第四晶体管和一第四驱动器形成一第四电流镜，而当该数据信号处于低逻辑电平时，该第四晶体管和该第四驱动器不形成该第四电流镜，其中当该第四电流镜形成时，通过该第四晶体管的一电流于该异或逻辑运算结果为高逻辑电平时将比该电流于该异或逻辑运算结果为低逻辑电平时更大，其中该异或逻辑运算结果根据该数据信号和该延迟数据信号而产生；其中该延迟数据信号通过延迟该数据信号一延迟时间而产生。

在一些实施例中，该第一驱动器和该第二驱动器分别包括：一第五晶体管，具有一控制端、一第一端以及一第二端，其中该第五晶体管的该控制端耦接至一第四节点，该第五晶体管的该第一端耦接至该供应电位，该第五晶体管的该第二端耦接至该第四节点，而该第四节点具有一第一恒定偏压电位；一第一电流吸收器，由该第四节点处汲取一第一电流；一第二电流吸收器，于一异或信号为高逻辑电平时由该第四节点处汲取一第二电流，且于该异或信号为低逻辑电平时不由该第四节点处汲取该第二电流，其中该异或信号根据该数据信号和该延迟数据信号的该异或逻辑运算结果而产生；以及一第一运算放大器，具有一负输入端、一正输入端以及一输出端，其中该第一运算放大器的该负输入端耦接至该第四节点，该第一运算放大器的该正输入端耦接至一第一驱动节点，而该第一运算放大器的该输出端根据该数据信号耦接至该第一运算放大器的该正输入端；其中该第一驱动器的该第一驱动节点耦接至该第一晶体管的一控制端，而该第二驱动器的该第一驱动节点耦接至该第二晶体管的一控制端。