[发明专利]一种基于FPGA故障检测的脉冲发生器

摘要

一种基于FPGA故障检测的脉冲发生器，本发明涉及集成电路领域，其旨在解决现有FPGA故障检测中，检测频率受限，频繁重设触发器，不支持检测触发器输入步长，占用FPGA计数器，检测时间很长且不具备通用性等技术问题。该发明电路结构特征包括时钟输入SCLK，时钟输入SCLK连接有补偿脉冲计数单元,补偿脉冲计数单元输出端连有第一编程延迟单元；时钟输入SCLK还连接有编程脉冲计数单元，编程脉冲计数单元输出端连有第二编程延迟单元。本发明用于FPGA故障检测。

主权项

1.一种基于FPGA故障检测的脉冲发生器，其特征在于，包括时钟输入SCLK4，时钟输入SCLK4连接有补偿脉冲计数单元1a, 补偿脉冲计数单元1a输出端连有第一编程延迟单元2a；时钟输入SCLK4还连接有编程脉冲计数单元1b，编程脉冲计数单元1b输出端连有第二编程延迟单元2b；所述的补偿脉冲计数单元1a，包括第一降值计数器11，其启动计数端LD通过连接非与门10和触发器9a、触发器9b构成脉冲发射电路；第一降值计数器11的NZ端、控制端LMC和启动计数端LD通过连接异或门12、或门13、与门14b、与门14a和触发器9c构成脉冲捕获电路；所述的编程脉冲计数单元1b，包括第二降值计数器17，其测试计数端TD通过连接非与门16和触发器15a、触发器15b构成脉冲发射电路；第二降值计数器17的NZ端、控制端MC和测试计数端TD通过连接异或门18、或门19、与门20b、与门20a和触发器15c构成脉冲捕获电路。