[发明专利]CMOS栅极驱动电路

摘要

本发明提供一种CMOS栅极驱动电路，包括级联的多个移位寄存单元，第n级移位寄存单元包括正反向扫描模块、与正反向扫描模块电性连接的锁存模块(200)、及与锁存模块电性连接的输出模块(400)；所述正反向扫描模块包括第一模块(100)及第二模块(300)，第一模块(100)在正向扫描时为下传模块，反向扫描时为下拉模块；第二模块(200)在正向扫描时为下拉模块，反向扫描时为下传模块；第一模块(100)及第二模块(300)均包括与非门，能够实现正反向扫描，保证GOA功能的稳定性和扫描电压信号的顺利输出，提高级传效率，有效降低级传的时序延迟；同时，能够实现电路模块的多功能化，减小屏幕边框的宽度，降低功耗。

主权项

一种CMOS栅极驱动电路，其特征在于，包括级联的多个移位寄存单元，每一级移位寄存单元均包括：正反向扫描模块、与所述正反向扫描模块电性连接的锁存模块(200)、及与所述锁存模块电性连接的输出模块(400)；所述正反向扫描模块包括：第一模块(100)及第二模块(300)，所述第一模块(100)在正向扫描时为下传模块，反向扫描时为下拉模块；所述第二模块(300)在正向扫描时为下拉模块，反向扫描时为下传模块；设n为正整数，除第一级与最后一级移位寄存单元以外，在第n级移位寄存单元中：所述第一模块(100)包括：第一与非门(Y1)，所述第一与非门(Y1)的两输入端分别电性连接于正向扫描电平信号(Vf)和上一级移位寄存单元输出的级传信号(Q(n‑1))，输出端电性连接于第三节点(C(n))；第一N型薄膜晶体管(T1)，所述第一N型薄膜晶体管(T1)的栅极电性连接于上一级移位寄存单元输出的扫描电压信号(G(n‑1))，源极电性连接于第三节点(C(n))，漏极电性连接于第一节点(A(n))；所述第二模块(300)包括：第二与非门(Y2)，所述第二与非门(Y2)的两输入端分别电性连接于反向扫描电平信号(Vr)和下一级移位寄存单元输出的级传信号(Q(n+1))，输出端电性连接于第四节点(D(n))；第二N型薄膜晶体管(T2)，所述第二N型薄膜晶体管(T2)的栅极电性连接于下一级移位寄存单元输出的扫描电压信号(G(n+1))，源极电性连接于第四节点(D(n))，漏极电性连接于第一节点(A(n))；正向扫描时，所述正向扫描电平信号(Vf)为高电位，所述反向扫描电平信号(Vr)为低电位；反向扫描时，所述正向扫描电平信号(Vf)为低电位，所述反向扫描电平信号(Vr)为高电位。