[发明专利]CMOS栅极驱动电路

权利要求书

1.一种CMOS栅极驱动电路，其特征在于，包括级联的多个移位寄存单元，设n为正整数，除第一级与最后一级移位寄存单元以外，第n级移位寄存单元包括：正反向扫描模块、与所述正反向扫描模块电性连接的锁存模块(200)、及与所述锁存模块电性连接的输出模块(400)；

所述正反向扫描模块包括：第一模块(100)及第二模块(300)，所述第一模块(100)在正向扫描时为下传模块，反向扫描时为下拉模块；所述第二模块(300)在正向扫描时为下拉模块，反向扫描时为下传模块；

所述第一模块(100)包括：第一与非门(Y1)，所述第一与非门(Y1)的两输入端分别电性连接于正向扫描电平信号(Vf)和上一级移位寄存单元输出的级传信号(Q(n-1))，输出端电性连接于第三节点(C(n))；第一N型薄膜晶体管(T1)，所述第一N型薄膜晶体管(T1)的栅极电性连接于上一级移位寄存单元输出的扫描电压信号(G(n-1))，源极电性连接于第三节点(C(n))，漏极电性连接于第一节点(A(n))；

所述第二模块(300)包括：第二与非门(Y2)，所述第二与非门(Y2)的两输入端分别电性连接于反向扫描电平信号(Vr)和下一级移位寄存单元输出的级传信号(Q(n+1))，输出端电性连接于第四节点(D(n))；第二N型薄膜晶体管(T2)，所述第二N型薄膜晶体管(T2)的栅极电性连接于下一级移位寄存单元输出的扫描电压信号(G(n+1))，源极电性连接于第四节点(D(n))，漏极电性连接于第一节点(A(n))；

正向扫描时，所述正向扫描电平信号(Vf)为高电位，所述反向扫描电平信号(Vr)为低电位；

反向扫描时，所述正向扫描电平信号(Vf)为低电位，所述反向扫描电平信号(Vr)为高电位。

2.如权利要求1所述的CMOS栅极驱动电路，其特征在于，所述锁存模块(200)包括：第五P型薄膜晶体管(T5)，所述第五P型薄膜晶体管(T5)的栅极电性连接于复位信号(RESET)，源极电性连接于恒压高电位(H)，漏极电性连接于第一节点(A(n))；第一反相器(F1)，所述第一反相器(F1)的输入端电性连接于第一节点(A(n))，输出端电性连接于级传信号(Q(n))及第三与非门(Y3)的一输入端；第三与非门(Y3)，所述第三与非门(Y3)的两输入端分别电性连接于时序信号(CK(m))及第一反相器(F1)的输出端，输出端电性连接于第二节点(B(n))；电容(C)，所述电容(C)的一端电性连接于第一节点(A(n))，另一端电性连接于恒定高电压(VGH)；

所述输出模块(400)包括：第四与非门(Y4)，所述第四与非门(Y4)的两输入端分别电性连接于第二节点(B(n))及复位信号(RESET)，输出端电性连接于第二反相器(F2)的输入端；第二反相器(F2)，所述第二反相器(F2)的输入端电性连接于第四与非门(Y4)的输出端，输出端电性连接于第三反相器(F3)的输入端；第三反相器(F3)，所述第三反相器(F3)的输入端电性连接于第二反相器(F2)的输出端，输出端电性连接于扫描电压信号(G(n))。

3.如权利要求1所述的CMOS栅极驱动电路，其特征在于，所述CMOS栅极驱动电路的第一级连接关系中，所述第一N型薄膜晶体管(T1)的栅极电性连接于启动信号(STV)，第一与非门(Y1)的两输入端分别电性连接于启动信号(STV)与正向扫描电平信号(Vf)；所述CMOS栅极驱动电路的最后一级连接关系中，所述第二N型薄膜晶体管(T2)的栅极电性连接于启动信号(STV)，第二与非门(Y2)的两输入端分别电性连接于启动信号(STV)与反向扫描电平信号(Vr)。

4.如权利要求1所述的CMOS栅极驱动电路，其特征在于，所述第一模块(100)还包括：第三N型薄膜晶体管(T3)，所述第三N型薄膜晶体管(T3)的栅极电性连接于上一级移位寄存单元输出的扫描电压信号(G(n-1))，源极电性连接于第一N型薄膜晶体管(T1)的漏极，漏极电性连接于第一节点(A(n))；

所述第二模块(200)还包括：第四N型薄膜晶体管(T4)，所述第四N型薄膜晶体管(T4)的栅极电性连接于下一级移位寄存单元输出的扫描电压信号(G(n+1))，源极电性连接于第二N型薄膜晶体管(T2)的漏极，漏极电性连接于第一节点(A(n))。