[发明专利]基于深度流水的MQ算术编码器高速FPGA实现方法

摘要

基于深度流水的MQ算术编码器高速FPGA实现方法，属于计算机、数字图像处理领域，为了提高MQ编码算法执行速度，在原有四级流水线结构的基础上，通过更合理的分配工作负荷和拓展流水线，提出了一种新的基于六级流水线的块速MQ算数编码实现方式，通过合理的分配工作负荷，减少同一级流水线中必须的串行工作量；通过增加流水线级数，减少每一级流水线中的最大转型工作负荷；通过对CX表更新和算术编码间隔A更新之间的相关环的控制信号的分析，得出了通过超前预测取数技术和多索引值分析选择技术的新的三级分解的实现方式，即前三级流水线；以新的寄存器分配方式同时提高了加法速度和多路选择的速度，从而提高了MQ编码器的整体执行速度。

主权项

基于深度流水的MQ算术编码器高速FPGA实现方法，其特征是，其包括以下步骤：步骤1，第一级流水线中，对输入的(CX,D)数据对查表找到对应的MQ编码器概率表索引和MPS值，实现工作过程中对CX数据对查找表的更新和维护，实现多个同一CX值输入时的初步更新—查表冲突的处理；步骤2，第二级流水线中，实现概率表索引值到概率值的查表，首先由是否连续两个或三个输入同一CX值判断概率值的索引值是选择来自第一级流水线的输入、第三级流水线的输入、上一次查表结果的NMPS或上一次查表结果的NLPS；步骤3，第三级流水线中，根据第二级流水线输出的概率值，对当前的算术编码区间A进行重新划分，由输入数据D与MPS是否相同选择A等于A‑Qe或是Qe，并执行归一化操作；步骤4，第四级流水线中，由第三级流水线的输出结果决定输出寄存器C的值，如果是MPS状态，A<Qe则C不更新，否则C等于C+Qe；如果是LPS状态，A<Qe则C等于C+Qe，否则C不更新；步骤5，第五级流水线中，实现对寄存器C的高位CH的管理，依据JPEG2000协议，CH在数据的输出过程中是长度可变的，由寄存器CT对寄存器C的高位CH中的数据位数进行计数，同时由寄存器CT和来自第四级流水线的位移数确定CH的更新值和寄存器Bc的输出值；步骤6，第六级流水线中，实现对JPEG2000协议中的最后输出字节B的管理，使用寄存器B保存暂存数据；使用寄存器BOut0保存高位输出；使用寄存器BOut1保存低位输出；如果B等于0xff，则直接输出BOut0为B，否则BOut0为B加上来自第五级流水线的进位，同时依据第五级流水线输出的字节数，更新BOut1和B。