[发明专利]基于深度流水的MQ算术编码器高速FPGA实现方法

说明书

技术领域

本发明提出了一种基于多级深度流水线的应用于FPGA系统的MQ算术编码器的高速实现方法，可以有效的提高使用FPGA实现JPEG2000中MQ编码算法时的编码速度，属于计算机、数字图像处理领域。

背景技术

JPEG2000图像压缩算法是新一代的静态图像压缩标准，它不仅有优良的压缩性能，同时支持有损压缩、无损压缩、指定区域压缩等可选择方式和很强的抗误码特性。由于具有这些优良的特性，JPEG2000算法已经应用在越来越多的领域。

虽然JPEG200O拥有上述众多的优越性,但由于JPEG2O00具有较高的算法复杂性,尤其是JPEG2000算法专用的MQ算术编码算法的控制结构和运算单元都比较复杂，且具有很强的串行性和前后相关性，从而导致JPEG2000编码算法速度很慢。

为了提高MQ算术编码的执行速度，进而提高JPEG2000编码算法的整体工作速度，现有的使用FPGA或VLSI实现MQ编码器的方案中都使用了流水线的工作形式。现在常用的流水线实现方式为四级流水线结构，该结构在论文Michael Dyer,David Taubman,Saeid Nooshabadi,and Amit Kumar Gupta.Concurrency Techniques for Arithmetic Coding in JPEG2000.IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS[J].2006,53(6)中进行了详细的阐述。但是该结构对制约MQ编码器执行速度的两个前后强相关环(CX表更新和算术编码间隔A更新之间的相关环，如图1所示；编码数据输出相关环，如图2所示)的分解深度不够，导致第一级流水线中存在两级查表操作、第四级中存在18位加法和21:1多路选择器实现的移位操作，这些操作耗时较长，从而降低了MQ编码器的工作速度。

发明内容

为了提高MQ编码算法执行速度，本发明基于深度流水的MQ算术编码器高速FPGA实现方法，其包括以下步骤：

步骤1，第一级流水线中，对输入的(CX,D)数据对查表找到对应的MQ编码器概率表索引和MPS值，实现工作过程中对CX数据对查找表的更新和维护，实现多个同一CX值输入时的初步更新—查表冲突的处理；

步骤2，第二级流水线中，实现概率表索引值到概率值的查表，首先由是否连续两个或三个输入同一CX值判断概率值的索引值是选择来自第一级流水线的输入、第三级流水线的输入、上一次查表结果的NMPS或上一次查表结果的NLPS；

步骤3，第三级流水线中，根据第二级流水线输出的概率值，对当前的算术编码区间A进行重新划分，由输入数据D与MPS是否相同选择A等于A-Qe或是Qe，并执行归一化操作；

步骤4，第四级流水线中，由第三级流水线的输出结果决定输出寄存器C的值，如果是MPS状态，A<Qe则C不更新，否则C等于C+Qe；如果是LPS状态，A<Qe则C等于C+Qe，否则C不更新；

步骤5，第五级流水线中，实现对寄存器C的高位管理，依据JPEG2000协议，CH在数据的输出过程中是长度可变的，由CT对CH中的数据位数进行计数，同时由CT和来自第四级流水线的位移数确定CH的更新值和B0、B1的输出值；

步骤6，第六级流水线中，实现对JPEG2000协议中的最后输出字节B的管理，如果B等于0xff，则直接输出BOut0为B，否则BOut0为B加上来自第五级流水线的进位，同时依据第五级流水线输出的字节数，更新BOut1和B。

本发明的发明构思可以总结为：

1、通过合理的分配工作负荷，减少同一级流水线中必须的串行工作量；

2、通过增加流水线级数，减少每一级流水线中的最大转型工作负荷；

3、通过对CX表更新和算术编码间隔A更新之间的相关环的控制信号的分析，得出了通过超前预测取数技术和多索引值分析选择技术的新的三级分解的实现方式，即前三级流水线；

4、针对现有的四级流水线算法数据输出级由于具有18位加法和21:1多路选择器而导致编码速度低的问题，提出了新的寄存器分配方式同时提高了加法速度和多路选择的速度，从而提高了MQ编码器的整体执行速度。