[发明专利]高速ADC应用的LC晶格延迟线有效
| 申请号： | 201510089187.1 | 申请日： | 2015-02-27 |
| 公开（公告）号： | CN104883187B | 公开（公告）日： | 2018-11-20 |
| 发明（设计）人： | 董韵之;李棹;R·E·施瑞尔;柴田肇;T·C·考德威尔 | 申请（专利权）人： | 亚德诺半导体集团 |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 王莉莉 |
| 地址： | 百慕大群岛(*** | 国省代码： | 百慕大群岛;BM |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及高速ADC应用的LC晶格延迟线。本公开描述对于高速CT模数转换器(ADC)应用使用无源连续时间(CT)延迟线的技术和方法。在这些CT ADC常见的连续时间残余产生阶段，模拟输入和DAC输出之间的适当延迟是至关重要的。具体来说，采用基于电感‑电容(LC)的晶格延迟元件，以使能高性能CT流水线ADC和CTΔ‑Σ(ΔΣ)ADC。使用基于LC晶格的延迟元件对于具有良好控制阻抗的连续时间信号提供宽频带群延迟。特别是需要在CT信号和它的数字化版本之间产生低噪声和低失真残留的架构中，这将是重要的电路元件以架构高性能的CT ADC。基于LC晶格的延迟元件使能高速连续时间流水线ADC和Δ‑ΣADC所需的无噪声、无失真的宽带延迟。 | ||
| 搜索关键词： | 高速 adc 应用 lc 晶格 延迟线 | ||
【主权项】：
1.一种在产生残余信号的电路中用于延迟差分模拟输入对的连续时间(CT)延迟线，所述CT延迟线包括：两个或更多个谐振(LC)晶格结构，用于产生延迟差分模拟输入信号对，每个LC晶格结构包括两个电感组件和两个电容组件，其中，或者(1)所述两个电感组件交叉耦合或者(2)所述两个电容组件交叉耦合；和其中，从所述延迟差分模拟输入信号对和所述差分模拟输入对的滤波版本产生残余信号；所述两个或更多个LC晶格结构被级联成多个级；和所述两个或更多个LC晶格结构的谐振频率被置于相邻频率处以在所述差分模拟输入对的宽频带上提供群延迟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于亚德诺半导体集团，未经亚德诺半导体集团许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510089187.1/，转载请声明来源钻瓜专利网。
