[发明专利]应用于单端SARADC的二进制电容阵列及其冗余校准方法

摘要

本发明公开了一种应用于单端SAR ADC的二进制电容阵列冗余校准方法，通过该方法能够校准二进制电容阵列由于建立不完全所导致的动态误差。该方法包括冗余校准的二进制电容阵列，比较器，SAR逻辑控制模块，输出码计算模块，其中冗余校准的二进制电容阵列包括二进制电容阵列以及加法冗余电容和减法冗余电容。该校准方法在二进制电容DAC阵列的基础上插入冗余电容，实现多个数字编码对应一个ADC模拟输入，在冗余位转换的时候检测是否有错误的存在，并根据对应的情况对加法冗余电容或者减法冗余电容进行操作以补偿所产生的误差。

主权项

应用于单端SAR ADC的二进制电容阵列，其特征在于：包括加法冗余校准电容(CiR+)和减法冗余校准电容(CiR‑)；所述加法冗余校准电容(CiR+)和减法冗余校准电容(CiR‑)插在二进制电容阵列的某一位Ci之后，且两者电容值与Ci电容值相同，其校准范围与Ci所代表的电压权重相同，为:Vref2N·2i]]>其中：Vref为参考电源电压；N为二进制电容阵列的总位数；i为所插入二进制电容阵列的某一位Ci的位数，i＝(N‑1)～0；所述总位数和Ci的位数均为不考虑加法冗余校准电容和减法冗余校准电容时的位数；所述加法冗余校准电容(CiR+)参考电平复位状态的连接方式与Ci参考电平复位状态的连接方式相同，减法冗余校准电容(CiR‑)参考电平复位状态的连接方式与加法冗余校准电容(CiR+)参考电平复位状态的连接方式相反，即减法冗余校准电容(CiR‑)的gnd对应的是加法冗余校准电容(CiR+)的Vref，减法冗余校准电容(CiR‑)的Vref对应的是加法冗余校准电容(CiR+)的gnd，通过相反的参考电平操作来实现相减操作。