[发明专利]应用于单端SARADC的二进制电容阵列及其冗余校准方法

说明书

技术领域

本发明涉及一种应用于单端SAR ADC的二进制电容阵列冗余校准方法，属于SAR ADC校准技术。

背景技术

高精度SAR ADC(逐次逼近寄存器型的模拟数字转换器)由于其热噪声对性能的限制，其比较器输入端的等效电容需要较大，因而DAC(数字模拟转换器)便需要大的单位电容，建立时间因而受到限制，难以提高。并且由于大电容容易出现不完全建立而导致比较器的误判从而产生动态误差，影响SAR ADC整体的线性度。

传统非二进制电容阵列尽管能够实现冗余校准，允许建立不完全而引起的动态误差的存在，提高了SAR ADC的速度，但是需要额外增加许多转换周期，且非二进制电容阵列需要ROM记录每一位的权重，以及最后的输出码的复杂计算，大大增加了系统的复杂性，并且非二进制电容阵列在版图上难以实现匹配设计。近些年来提出了全差分结构的二进制电容阵列冗余算法，但是其操作并不能够适用于单端结构的SAR ADC。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种单端SAR ADC二进制电容阵列及其冗余校准方法，结合了SAR ADC单端操作的小复杂度以及小面积优点，并通过冗余校准提高其精度以及线性度表现。

技术方案：为实现上述目的，本发明采用的技术方案为：应用于单端SAR ADC的二进制电容阵列，包括加法冗余校准电容和减法冗余校准电容；所述加法冗余校准电容和减法冗余校准电容插在二进制电容阵列的某一位Ci之后，且两者电容值与Ci电容值相同，其校准范围与Ci所代表的电压权重相同，为:

其中：Vref为参考电源电压；N为二进制电容阵列的总位数；i为所插入二进制电容阵列的某一位Ci的位数，i＝(N-1)～0；所述总位数和Ci的位数均为不考虑加法冗余校准电容和减法冗余校准电容时的位数；

所述加法冗余校准电容参考电平复位状态的连接方式与Ci参考电平复位状态的连接方式相同，减法冗余校准电容参考电平复位状态的连接方式与加法冗余校准电容参考电平复位状态的连接方式相反，即减法冗余校准电容的gnd对应的是加法冗余校准电容的Vref，减法冗余校准电容的Vref对应的是加法冗余校准电容的gnd，通过相反的参考电平操作来实现相减操作。

本发明还提供应用于单端SAR ADC的二进制电容阵列实现的冗余校准方法，具体步骤如下：

步骤一、将加法冗余电容和减法冗余电容复位，即加法冗余电容的下极板连接到gnd的开关闭合，减法冗余电容的下极板连接到Vref的开关闭合；并对除加法冗余电容和减法冗余电容以外的二进制电容采样；

步骤二、自高位向低位依次对二进制电容阵列的电容进行转换，当转换到校准电容所在的第i位Ci时，如果Ci位比较器输出结果为1，下一个转换切换到加法冗余校准电容，对加法冗余校准电容进行猜1，即将加法冗余电容的下极板从gnd连接到Vref，即可获得冗余校准码biR，如果biR＝1，则将加法冗余电容的下极板连接在Vref不变，再进行第i-1位的转换；如果biR＝0，则将加法冗余电容的下极板连接到gnd，再进行第i-1位的转换；

如果第i位Ci比较器的输出结果为0，将Ci下极板连接到gnd，下一个转换切换到减法冗余校准电容，对减法冗余校准电容不进行任何操作，直接得出冗余校准码biR，如果biR＝1，说明没有出现需要减法的错误，因而不需要进行校准，即减法冗余校准电容连接在Vref不变，再进行第i-1位的转换；如果biR＝0，说明出现需要减法才能消除的错误，因而对减法冗余校准电容进行减1操作，则将减法冗余校准电容的下极板从Vref连接到gnd，再进行第i-1位的转换；

步骤三、对第i-1位及之后的电容进行转换；

步骤四、全部转换过程结束后，将比较器的输出结果输入到输出码计算模块，进行计算，最后输出ADC的数字码，其中：

Di＝bi+J；

Di为第i位Ci输入到输出码计算模块中的总输出结果，bi为第i位Ci的比较器输出结果，biR为插在Ci之后的加法冗余校准电容和减法冗余校准电容的比较器输出结果，J为Ci位的补偿系数。

进一步的，步骤一中所述对除加法冗余电容和减法冗余电容以外的二进制电容采样，具体如下：将电容上级板的开关闭合，即连接到比较器的参考电平Vcm，将需采样电容的下极板连接到输入信号Vin，进行采样；采样结束后，将连接到Vcm的电容上极板开关断开，所有需采样电容下极板的开关由输入信号Vin切换到gnd。