[发明专利]一种用于高能离子注入的复合掩膜的制备方法有效
| 申请号: | 201510028928.5 | 申请日: | 2015-01-21 |
| 公开(公告)号: | CN104599958B | 公开(公告)日: | 2017-08-15 |
| 发明(设计)人: | 施长治;林春 | 申请(专利权)人: | 中国科学院上海技术物理研究所 |
| 主分类号: | H01L21/266 | 分类号: | H01L21/266 |
| 代理公司: | 上海新天专利代理有限公司31213 | 代理人: | 郭英 |
| 地址: | 200083 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明公开了一种用于高能离子注入的复合掩膜的制备方法。本发明的掩膜为一种具有三层结构的复合光致抗蚀剂掩膜,该掩膜将光致抗蚀剂掩膜图形制作在注入阻挡层介质膜与表层牺牲介质膜之间,用作高能离子注入掩膜。其制备方法采用正性光致抗蚀剂经光刻在注入阻挡层介质膜表面形成掩膜图形,再利用正负倾角薄膜蒸发工艺在注入区、光致抗蚀剂掩膜侧壁及顶端生长牺牲介质膜,用于高能离子注入。本发明的复合掩膜可避免光致抗蚀剂掩膜在高能离子轰击下的皲裂变性问题,且掩膜去除无残留,保证芯片表面洁净度,提高器件性能。 | ||
| 搜索关键词: | 一种 用于 高能 离子 注入 复合 制备 方法 | ||
【主权项】:
一种用于碲镉汞的注入能量300KeV以上的高能离子注入复合掩膜的制备方法,所述的复合掩膜的结构为:复合掩膜底层为注入阻挡层(1),中部为具有掩膜图形的光致抗蚀剂掩膜层(2),上层为牺牲介质层(3);其特征在于:复合掩膜的制备方法包括步骤如下:1)将已沉积注入阻挡层(1)的芯片清洗干净并烘干,在芯片表面旋转涂覆一层正性光致抗蚀剂,用光刻掩膜版对芯片进行曝光显影及后烘坚膜,制备出具有掩膜图形的光致抗蚀剂掩膜层(2);2)将已经制备好光致抗蚀剂掩膜层(2)的芯片装载在样品台上,首先以0°倾角旋转样品台,沉积总厚度20%~80%的牺牲介质膜;再以﹢20°~﹢50°倾角旋转样品台,沉积总厚度10%~40%的牺牲介质膜;最后以﹣20°~﹣50°倾角旋转样品台,沉积总厚度10%~40%的牺牲介质膜;最终获得厚度为20~200nm的牺牲介质层(3),牺牲介质层(3)完全覆盖注入区、光致抗蚀剂掩膜侧壁及顶端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海技术物理研究所,未经中国科学院上海技术物理研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510028928.5/,转载请声明来源钻瓜专利网。
- 上一篇:低温多晶硅薄膜晶体管的制备方法
- 下一篇:氮化钽干法刻蚀后的清洁方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





