[发明专利]用于NAND存储器系统的高性能系统拓补

摘要

一种用于非易失性存储器系统的存储器电路的拓补减少了电容性负荷。对于给定的通道，单个存储器芯片可以连接到控制器，但又连接到在树状结构中扇出的多个其他存储器器件，其也可以扇回到单个存储器器件中。除了诸如存储器阵列和相关的外围电路的通常的电路以外，存储器芯片还包括触发器电路，且可以在若干模式中运作。模式包括通过模式和活动模式，在通过模式中，存储器电路的主要部分是不活动的，且在树结构中通过其他器件传递命令和数据，在活动模式中，存储器电路的主要部分是活动的，且可以接收和供应数据。也可以使用反向活动和反向通过模式，其中，数据在其他方向上流动。存储器芯片的垫可以被配置以交换输入垫和输出垫以更有效地将存储器芯片形成在封装中。

主权项

1.一种非易失性存储器系统，包括：存储器部分，具有多个非易失性存储器电路，每个存储器电路包括非易失性存储器单元的阵列和锁存器电路，其中所述锁存器电路能够连接到总线输入以从该总线输入接收数据和命令，且能够连接到总线输出以从该总线输出提供数据和响应，其中，响应于在所述总线输入上接收到的命令，所述存储器电路能够在多个模式中操作，所述多个模式包括：通过模式，在该通过模式中所述存储器阵列不活动，且通过锁存器电路从总线输入向总线输出传递命令和数据；和活动模式，在该活动模式中所述存储器阵列是活动的，且能够通过所述锁存器电路在所述存储器阵列和所述总线输入或所述总线输出之间传输数据；以及总线结构，连接所述非易失性存储器电路的总线输入和总线输出，用于传输数据和命令，所述总线结构包括：用于所述存储器部分的输入总线，连接到第一存储器电路的总线输入；用于所述存储器部分的输出总线，连接到第二存储器电路的总线输出；第一中间总线，将所述第一存储器电路的总线输出连接到所述存储器电路中的第一组存储器电路的总线输入，所述第一组存储器电路连接在所述第一存储器电路和所述第二存储器电路之间；以及第二中间总线，将所述第二存储器电路的总线输入直接或间接地连接到所述第一组存储器电路的总线输出，其中，每个锁存器电路还具有：串行输出；以及串行输入，其中，第一组存储器电路的除了第一锁存器电路之外的每个锁存器电路的串行输入与所述第一组存储器电路的前一锁存器电路的串行输出串联连接，并且所述第一组存储器电路的所述第一锁存器电路的串行输入连接到所述第一存储器电路的锁存器电路的串行输出。