[发明专利]具有局部/全局位线架构以及用于在读取时全局位线放电的另外的电容的存储器有效
| 申请号： | 201480019277.7 | 申请日： | 2014-04-01 |
| 公开（公告）号： | CN105229744B | 公开（公告）日： | 2018-04-27 |
| 发明（设计）人： | A·斯坦斯菲尔德 | 申请（专利权）人： | 苏尔格有限公司 |
| 主分类号： | G11C11/419 | 分类号： | G11C11/419;G11C7/12;G11C7/18 |
| 代理公司： | 北京泛华伟业知识产权代理有限公司11280 | 代理人： | 王勇,李科 |
| 地址： | 英国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种存储器件，包括连接至感测放大器的一个或多个全局位线以及被分组为多个存储器单元组的多个存储器单元，每个存储器单元组具有操作地连接至存储器单元组中的每个存储器单元的一个或多个局部位线。每个存储器单元组被配置为当存储器单元组的存储器单元正被读取时，使得存储器单元组的一个或多个局部位线作为输入提供给逻辑电路，并且不连接至全局位线，逻辑电路被配置为根据存储器单元组的一个或多个局部位线的状态使得电容元件连接至一个或多个全局位线中的一个。 | ||
| 搜索关键词： | 具有 局部 全局 架构 以及 用于 读取 放电 另外 电容 存储器 | ||
【主权项】：
一种存储器件(10)，包括：a)多个存储器单元，每个存储器单元(20)与字线(25)关联，所述多个存储器单元被分组为多个存储器单元组(30)；b)具有一个或多个局部位线(31，32)的每个存储器单元组(30)，所述一个或多个局部位线(31，32)操作地连接至所述存储器单元组(30)中的每个存储器单元(20)，对于所述一个或多个局部位线(31，32)来说，对存储器单元的访问由关联字线(25)控制；以及c)连接至感测放大器的一个或多个全局位线(11，12)，所述感测放大器被配置为根据所述一个或多个全局位线(11，12)的状态确定在存储器单元(20)中存储的数据值；其中，每个存储器单元组(30)被配置为当所述存储器单元组(30)的存储器单元(20)正被读取时使得所述存储器单元组(30)的一个或多个局部位线(31，32)作为输入被提供给逻辑电路(33)并且不连接至所述全局位线(11，12)，所述逻辑电路(33)被配置为根据所述存储器单元组(30)的一个或多个局部位线(31，32)的状态使得电容元件(34)连接至所述一个或多个全局位线(11，12)中的一个；以及其中所述电容元件(34)由电容器(34a)或一个或多个另外的存储器单元组(30a)的一个或多个局部位线(31a，32a)提供。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏尔格有限公司，未经苏尔格有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480019277.7/，转载请声明来源钻瓜专利网。
- 上一篇：漆包线
- 下一篇：编码装置和方法、解码装置和方法以及计算机可读介质
