[发明专利]具有局部/全局位线架构以及用于在读取时全局位线放电的另外的电容的存储器

权利要求书

1.一种存储器件(10)，包括：

a)多个存储器单元，每个存储器单元(20)与字线(25)关联，所述多个存储器单元被分组为多个存储器单元组(30)；

b)具有一个或多个局部位线(31，32)的每个存储器单元组(30)，所述一个或多个局部位线(31，32)操作地连接至所述存储器单元组(30)中的每个存储器单元(20)，对于所述一个或多个局部位线(31，32)来说，对存储器单元的访问由关联字线(25)控制；以及

c)连接至感测放大器的一个或多个全局位线(11，12)，所述感测放大器被配置为根据所述一个或多个全局位线(11，12)的状态确定在存储器单元(20)中存储的数据值；

其中，每个存储器单元组(30)被配置为当所述存储器单元组(30)的存储器单元(20)正被读取时使得所述存储器单元组(30)的一个或多个局部位线(31，32)作为输入被提供给逻辑电路(33)并且不连接至所述全局位线(11，12)，所述逻辑电路(33)被配置为根据所述存储器单元组(30)的一个或多个局部位线(31，32)的状态使得电容元件(34)连接至所述一个或多个全局位线(11，12)中的一个；以及

其中所述电容元件(34)由电容器(34a)或一个或多个另外的存储器单元组(30a)的一个或多个局部位线(31a，32a)提供。

2.根据权利要求1所述的存储器件，其中，正被读取的存储器单元的存储器单元组(30)位于所述存储器件(10)的列内，并且所述电容元件(34)由位于所述存储器件(10)的同一列内的邻近存储器单元组(33a)的一个或多个局部位线(31a，32a)提供。

3.根据权利要求1所述的存储器件，其中，正被读取的存储器单元位于所述存储器件(10)的行内，并且所述电容元件(34)由一个或多个另外的存储器单元组(30b，30c，30d)提供，对于所述一个或多个另外的存储器单元组(30b，30c，30d)来说，每一个中的至少一个存储器单元(20)位于所述存储器件(10)的同一行内。

4.根据权利要求1所述的存储器件，并且还包括局部位线选择电路(14)，所述局部位线选择电路(14)被配置为控制哪个局部位线能够经由所述逻辑电路(33)连接至所述全局位线(11，12)。

5.根据权利要求4所述的存储器件，其中，所述存储器单元组(30)和所述一个或多个另外的存储器单元组(30b，30c，30d)的局部位线中的每一个经由开关(40，41)操作地连接至共享线路(34b)，所述开关由所述局部位线选择电路(14)控制，并且所述共享线路(34)经由所述逻辑电路(33)操作地连接至所述全局位线(11，12)。

6.根据权利要求5所述的存储器件，其中，将所述存储器单元组(30)和所述一个或多个另外的存储器单元组(30b，30c，30d)中的每一个的局部位线连接至所述共享线路(34b)的开关被配置为由所述局部位线选择电路(14)提供的对应的列选择信号(42，42b，42c，42d)激活。

7.根据权利要求5或6所述的存储器件，其中，所述局部位线选择电路(14)被配置为当所述存储器单元组(30)的存储器单元(20)正被读取时，使得所述存储器单元组(30)的一个或多个局部位线(31，32)不连接至所述共享线路(34b)或者使得仅所述一个或多个另外的存储器单元组(30b，30c，30d)中的每一个的局部位线连接至所述共享线路(34b)。

8.根据权利要求5中任何一个所述的存储器件，并且还包括预先充电电压控制电路(15)，所述预先充电电压控制电路(15)包括由控制信号控制的开关(15a)，所述开关(15a)将预先充电电压供应(15)操作地连接至所述共享线路(34b)。

9.根据权利要求5中任何一个所述的存储器件，并且还包括电容控制电路(16)，所述电容控制电路(16)包括由控制信号控制的开关(16a)，所述开关(16a)将另外的电容元件(16b)操作地连接至所述共享线路(34b)。

10.根据权利要求8或9所述的存储器件，并且还包括反馈控制电路，所述反馈控制电路被配置为检测由所述感测放大器从存储器单元读取的数据值中的错误，并且针对与所述感测放大器关联的存储器单元根据所监控的错误率改变所述控制信号。