[发明专利]改进的VJFET器件

摘要

本公开描述以宽带隙材料，特别是以碳化硅，生产高电压JFET的结构和工艺。本公开还提供以本公开的方法生产的产品以及用于执行本公开的方法的设备。本公开属于高电流和高电压半导体器件的领域。例如，公开了高电压常开和常关垂直结场效应晶体管(VJFET)及其制作方法。

主权项

1.一种屏蔽超结结栅场效应晶体管JFET，包括：超结电荷平衡区域(189)，所述超结电荷平衡区域(189)包括n‑型导电的第一注入区(108)和p‑型导电的第二注入区(109)；埋置屏蔽区域(112)，所述埋置屏蔽区域(112)设置在第一方向上所述超结电荷平衡区域(189)的上方，所述埋置屏蔽区域(112)包括n‑型导电的第一多个区(114)和p‑型导电的第二多个区(112a)；链路区域(113)，所述链路区域(113)设置在所述第一方向上所述超结电荷平衡区域(189)和所述埋置屏蔽区域(112)的上方，所述链路区域(113)包括n‑型导电的第三多个区(113b)和p‑型导电的第四多个区(113a)；JFET区域(178)，所述JFET区域(178)设置在所述第一方向上所述超结电荷平衡区域(189)和所述埋置屏蔽区域(112)的上方，所述JFET区域(178)包括n‑型导电的第五多个JFET沟道区(117)和p‑型导电的第六多个p‑栅极区(118)以控制通过JFET n‑型沟道区的电流流动；n‑型导电的多个源极触点区(120)，所述源极触点区(120)与所述p‑栅极区相邻，并且在所述JFET沟道区(117)上方形成多个栅极‑源极PN结，其中所述源极触点区(120)与所述JFET沟道区(117)相比具有较高的掺杂浓度，并且每个n‑型源极触点区(120)形成在相邻的JFET沟道区(117)的顶部上，其中所述源极触点区(120)与所述JFET沟道区(117)之间的界面与原始晶片表面基本上平行，以及其中所述JFET沟道区(117)与相邻的p‑栅极区(118)之间的PN结界面是基本上垂直的，从而形成在所述JFET沟道区(117)中具有基本上垂直的电子电流流动的基本上垂直的JFET沟道，以及与所述原始晶片表面垂直并且从所述源极触点区(120)通过整个JFET沟道区延伸到达所述链路区域(113)的笔直连续电子流动路径；以及源电极(126)，所述源电极(126)设置在所述第一方向上所述超结电荷平衡区域(189)、所述埋置屏蔽区域(112)和所述JFET区域(178)的上方；以及电链路(119)，所述电链路(119)包括：所述链路区域(113)的p‑型导电的第一区(113a)，所述第一区电连接到所述埋置屏蔽区域(112)的p‑型导电的第一区，并且在所述第一方向上与所述埋置屏蔽区域(112)的p‑型导电的第一区至少部分地对准，以及所述JFET区域(178)的p‑型导电的第二区，所述第二区电连接到所述链路区域(113)的p‑型导电的第一区(113a)和所述源电极(126)，其中所述JFET区域(178)的p‑型导电的第二区在所述第一方向上与所述链路区域(113)的p‑型导电的第一区(113a)至少部分地对准，以及其中所述电链路(119)将所述源电极(126)电连接到所述埋置屏蔽区域(112)，从而将所述埋置屏蔽区域(112)保持在源电极电位。