[实用新型]牺牲结构降低应力的晶圆级芯片尺寸封装结构

摘要

本实用新型公开了一种晶圆级芯片尺寸封装结构，是一种牺牲结构降低应力的晶圆级芯片尺寸封装结构。该封装结构首先通过在与PIN脚相对位置的钝化层上方开出至少三个通孔，使PIN脚部分外露，然后进行布设金属线路层和植锡球将线路引向外电路。这种封装结构中的三个通孔为一种牺牲结构，若三个通孔中有线路失效，必定为两侧小孔中的一个或者两个孔内的线路失效，而中间小孔内线路完好。因此，可以有效降低线路层的裂纹及降低PIN两侧的拉应力。

主权项

一种牺牲结构降低应力的晶圆级芯片尺寸封装结构，其特征在于：包括若干个芯片单元(1)，相邻两个所述芯片单元之间形成切割道(2)；每个所述芯片单元包括硅基板(3)、位于所述硅基板下表面并向四周延伸至所述切割道处的晶圆氧化层(6)、位于所述硅基板上表面并向四周延伸至所述切割道处的钝化层(10)和在所述硅基板四周的晶圆氧化层内间隔形成的若干个PIN脚(5)；对应每个PIN脚，沿所述PIN脚的最大边长方向，所述钝化层上间隔顺序开设有至少三个与所述PIN脚位置相对的通孔(13)，所述通孔穿透所述晶圆氧化层连通所述PIN脚；所述通孔内和所述硅基板上表面上的钝化层上布设有金属线路层(8)，所述硅基板上表面上的钝化层上的金属线路层上植有多个锡球(14)，所述通孔内和所述钝化层上的金属线路层外覆盖有绝缘层(9)。