[发明专利]一种FPGA的同步时钟装置及其控制方法在审
| 申请号： | 201410855566.2 | 申请日： | 2014-12-31 |
| 公开（公告）号： | CN104601317A | 公开（公告）日： | 2015-05-06 |
| 发明（设计）人： | 吴军;陈栩;张步林;张官勇;朱永进;刑志兵;黄雨晴;张金奎 | 申请（专利权）人： | 南京大全自动化科技有限公司 |
| 主分类号： | H04L7/00 | 分类号： | H04L7/00;G04R20/02 |
| 代理公司： | 北京工信联合知识产权代理事务所(普通合伙) 11266 | 代理人： | 姜丽辉 |
| 地址： | 211100 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种FPGA的同步时钟装置及其控制方法，同步时钟装置包括：时源单元，内部时钟单元，信号输出单元和多时源滑步切换单元；并且时源单元包括参考源选择模块连接，参考源选择模块连接根据预定的方法选择最佳的时间源，并且输出至多时源滑步切换单元；内部时钟单元，可以为时源单元的参考源选择模块提供参考时间信号，并且还可以为信号输出单元和多时源滑步切换单元提供脉冲信号；多时源滑步切换单元在时源信号传递过程中和/或不同时间源切换时，及时校正输出至信号输出单元的信号。这样可以自动选择最佳的时间源，并且在时源信号传递过程中和/或不同时间源切换过程中，能够通过校正模块时更新输出单元需要的时源信号。 | ||
| 搜索关键词： | 一种 fpga 同步 时钟 装置 及其 控制 方法 | ||
【主权项】：
一种FPGA的同步时钟装置，其特征在于，包括：时源单元，内部时钟单元，信号输出单元和多时源滑步切换单元；并且所述时源单元包括三个并联的第一时间源、第二时间源和第三时间源，所述三个并联的时间源与参考源选择模块连接，所述参考源选择模块连接根据预定的方法选择最佳的时间源，并且输出至多时源滑步切换单元；所述内部时钟单元，可以为所述时源单元的参考源选择模块提供参考时间信号，并且还可以为所述信号输出单元和所述多时源滑步切换单元提供脉冲信号；所述多时源滑步切换单元包括校正模块，并且能够将信号输出至所述信号输出单元，所述校正模块根据来自参考源选择模块提供的时间源和所述内部时钟单元提供的脉冲信号进行比较，在时源信号传递过程中和/或不同时间源切换时，及时校正输出至信号输出单元的信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京大全自动化科技有限公司;，未经南京大全自动化科技有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410855566.2/，转载请声明来源钻瓜专利网。
- 上一篇：系统的计费方法和装置
- 下一篇：选择成份载波的方法、基站、终端和通信系统
