[发明专利]半导体组件及其制作方法在审

专利信息
申请号: 201410663929.2 申请日: 2014-11-19
公开(公告)号: CN104810320A 公开(公告)日: 2015-07-29
发明(设计)人: 林文强;王家忠 申请(专利权)人: 钰桥半导体股份有限公司
主分类号: H01L21/768 分类号: H01L21/768;H01L23/538
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 曹玲柱
地址: 中国台湾台北*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明是关于一种半导体组件的制作方法,其具有下述特征步骤:将一芯片-中介层堆叠次组体贴附至一基底载体,并使该芯片插入该基底载体的一贯穿开口中,且中介层侧向延伸于贯穿开口外。该基底载体可作为该芯片-中介层堆叠次组体贴附用的平台,而该中介层提供该芯片的初级扇出路由。此外,在此制作方法中,增层电路电性耦接至中介层,且可选择性提供盖板或另一增层电路于该芯片上。
搜索关键词: 半导体 组件 及其 制作方法
【主权项】:
一种半导体组件的制作方法,其特征在于,包含以下步骤:提供一半导体元件;提供一中介层,其包含一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔;通过多个凸块电性耦接该半导体元件至该中介层的该些第二接触垫,以形成一芯片‑中介层堆叠次组件;提供一基底载体,其具有一第一表面、相反的一第二表面、以及延伸穿过该基底载体的该第一表面与该第二表面间的一贯穿开口;使用一黏着剂贴附该芯片‑中介层堆叠次组件至该基底载体,并使该半导体元件插入该贯穿开口中,且该中介层侧向延伸于该贯穿开口外;以及在该芯片‑中介层堆叠次组体贴附至该基底载体后,于该中介层的该第一表面上以及该基底载体的该第一表面上形成一第一增层电路,其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于钰桥半导体股份有限公司,未经钰桥半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410663929.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top