[发明专利]深PN结的形成方法与具有该深PN结的半导体器件有效
| 申请号： | 201410602348.8 | 申请日： | 2014-10-31 |
| 公开（公告）号： | CN104392907A | 公开（公告）日： | 2015-03-04 |
| 发明（设计）人： | 义夫 | 申请（专利权）人： | 丽晶美能（北京）电子技术有限公司 |
| 主分类号： | H01L21/20 | 分类号： | H01L21/20;H01L21/22 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 董文倩;吴贵明 |
| 地址： | 100083 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供了一种深PN结的形成方法与具有该深PN结的半导体器件。该形成方法包括：步骤S1，在硅衬底上外延生长形成外延层，硅衬底中的杂质离子与外延层中的杂质离子为反型离子；以及步骤S2，将外延层中的杂质离子向硅衬底中进行推进，形成推进层，推进层与外延层形成深PN结。该PN结的形成方法保证了同一批次的硅圆片内同一深度处杂质离子浓度的一致性，以及不同批次的硅圆片的掺杂浓度和结深的一致性；此外，该方法避免了现有技术中将P型或N型固态源基片与硅圆片需要分离造成的掺杂物残留的问题。 | ||
| 搜索关键词： | pn 形成 方法 具有 半导体器件 | ||
【主权项】：
一种深PN结的形成方法，其特征在于，所述形成方法包括：步骤S1，在硅衬底上外延生长形成外延层，所述硅衬底中的杂质离子与所述外延层中的杂质离子为反型离子；以及步骤S2，将所述外延中的杂质离子向所述硅衬底中进行推进，形成推进层，所述推进层与所述外延层形成所述深PN结。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于丽晶美能（北京）电子技术有限公司，未经丽晶美能（北京）电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410602348.8/，转载请声明来源钻瓜专利网。
- 上一篇：制备低比接触电阻率的p-GaN欧姆接触的方法
- 下一篇：一种灯丝固定座
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
