[发明专利]深PN结的形成方法与具有该深PN结的半导体器件

说明书

技术领域

本发明涉及半导体领域，具体而言，涉及一种深PN结的形成方法与具有该深PN结的半导体器件。

背景技术

应用在航空航天领域的特种半导体器件器件，要求器件必须有高的键合强度，这就使得器件在封装键合(bonding)时需要进行超过800℃的高温处理。可是，这样高的键合温度会导致硅器件中的金属形成楔子(metal spike)深深地刺入到P型或N型结区域；为了保持半导体器件所设计的击穿击穿电压且满足每个应用规范所需要的非常低水平的漏电，必须采取深PN结(至少20μm)的器件结构来缓和上述金属楔子带来的不良影响；另外，深PN结的器件在航空航天应用中也能够禁得起高水平的宇宙辐射。

现有技术中制备深PN结器件的常用方法通常有两种。如图1所示，方法一中采用P型或N型固态源基片1粘贴在每一枚硅圆片2上(具有与固态源基片的杂质离子为反型离子的外延层或衬底)放置，二者均设置在圆片装载舟3上，然后将三者构成的整体放入到扩散炉进行推进，为了获得至少20μm或更深的PN结，需要在1200℃进行长时间的处理。但是，这种方法会在硅圆片2的表面产生严重的掺杂物残留问题，并且残留的掺杂物难以去除，有时只能采用物理破坏的方法才能去除硅圆片2表面掺杂残留物。

如图2所示，方法二中采用P型或N型固态源基片1靠近每一枚硅圆片2(具有与固态源基片1的杂质离子为反型离子的外延层或衬底)放置，二者均设置在圆片装载舟3上，然后将三者构成的整体放到扩散炉进行推进，为了获得至少20μm或更深的PN结，需要在1200℃进行长时间的处理，此方法避免了方法一中圆片2的表面留有掺杂残留物的问题，但是这种掺杂方法难以控制同一批次或不同批次的硅圆片2的深PN结深度的一致性以及深PN结中掺杂浓度的一致性，导致将硅圆片2应用到器件中时，难以保证器件工作的稳定性。

由此可见，需要一种形成深PN结的新方法，此方法可以解决传统制造方法的笨拙性和工艺参数不易控制等问题。一方面不会在硅圆片的表面产生严重的掺杂物残留问题，另一方面可以确保硅圆片内各位置的掺杂浓度达到预定要求，以及不同硅圆片的掺杂浓度和深结深度保持一致性。

发明内容

本发明旨在提供一种深PN结的形成方法与具有该深PN结的半导体器件，以解决现有技术中形成深PN结的硅圆片的掺杂浓度以及结深的一致性难控制，影响器件性能的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种深PN结的形成方法，上述形成方法包括：步骤S1，在硅衬底上外延生长形成外延层，上述硅衬底中的杂质离子与上述外延层中的杂质离子为反型离子；以及步骤S2，将上述外延层中的杂质离子向上述硅衬底中进行推进，形成推进层，上述推进层与上述外延层形成上述深PN结。

进一步地，上述步骤S2在1000℃～1500℃下进行推进5h～10h。

进一步地，上述硅衬底包括硅基底以及基底外延层，上述外延层设置在上述基底外延层上，上述硅基底与上述基底外延层中的杂质离子类型相同。

进一步地，上述硅基底中的杂质离子浓度大于上述基底外延层中的杂质离子浓度。

进一步地，上述硅衬底中的杂质离子为N型离子，上述外延层中的杂质离子为P型离子。

根据本发明的另一方面，提供了一种半导体器件，上述半导体器件包括上述深PN结。

应用本发明的技术方案，首先在硅衬底上外延生长形成外延层，然后将外延层中的杂质离子向硅衬底中进行推进形成推进层，由于推进过程外延层与硅衬底的接触均匀、紧密，因此，在同一个推进过程中容易控制杂质离子向硅衬底中的扩散，且通过对推进条件的控制即可控制杂质离子在整个深PN结中的浓度分布，保证了同一批次的硅圆片内同一深度处杂质离子浓度的一致性；另外，形成外延层中的外延工艺与推进层的形成工艺都是本领域中的常规工艺，所以此方法只要在一致的外延工艺条件和推进工艺条件下进行，即可保证不同批次的硅圆片的掺杂浓度和结深的一致性；此外，该技术方案避免了现有技术中将P型或N型固态源基片与硅圆片需要分离造成的掺杂物残留的问题。

附图说明

构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了现有技术中形成深PN结的方法一的过程示意图；

图2示出了现有技术中形成深PN结的方法二的过程示意图；

图3示出本申请一种优选的实施方式中提供的深PN结的形成方法的流程示意图；