[发明专利]一种基于FPGA的采样数据内插方法

摘要

本发明提出了一种基于FPGA的采样数据内插方法，适用于数字示波器。基于FPGA的采样数据内插方法包括：内插开始阶段：当采集数据结束后要进入内插时，首先通过快速加载使能端将起始数据快速填满FIR滤波器流水线，填入数据的长度等于FIR滤波器的阶数L；两采样点插值计算阶段：内插计算根据内插倍数从滤波器系数存储ROM中选取适当的系数；采样点更新阶段。本发明的方法在FPGA内部实现，充分利用了FPGA并行处理数据的能力，降低了硬件成本，减小了功耗和体积，加上FPGA高速并行特性，可以有效提高数据吞吐率，减少数据等待时间，增加波形捕获率。

主权项

1.一种基于FPGA的采样数据内插方法，其特征在于，包括内插控制模块，负责内插运算的时序控制及和外部模块的交互，快速加载使能端控制采集数据是否按时钟节拍填满FIR滤波器的流水线；当新数据装满流水线后，输出数据有效位开始置“1”，表示FIR滤波器输出的内插数据有效；在两个采样数据计算完I个内插值后，需要更新采样点；在计算内插时，内插控制模块通过内插倍数来计算滤波器系数ROM的存储地址；内插控制模块设置内插数据有效、快速加载使能、输出数据有效、需要载入新采集数据、内插倍数控制端口，方便与外部电路进行交互；FIR滤波器采用对称设计，由L个乘累加单元MAC级联而成，L为偶数；滤波器系数存储ROM依次存放着系统所需要最大内插值所需要的滤波器系数，当需要采用较低内插时，通过内插控制模块选取适当间隔的子滤波器来实现；计算内插数据时，在时钟节拍下，ROM的读取地址依次移位到下一阶ROM的读取地址中，从而实现流水线操作；该采样数据内插方法包括以下步骤：步骤(a)，内插开始阶段：当采集数据结束后要进入内插时，首先通过快速加载使能端将起始数据快速填满FIR滤波器流水线，填入数据的长度等于FIR滤波器的阶数L；步骤(b)，两采样点插值计算阶段：内插计算根据内插倍数从滤波器系数存储ROM中选取适当的系数，选取适当的系数的步骤具体为：滤波器系数存储ROM中共存放N组FIR滤波器系数，对应的地址分别为0～(N‑1)，内插倍数为I，其中I能被N整除，选取系数的地址分别为0，L/I，2*L/I...(I‑1)L/I；步骤(c)，采样点更新阶段：当计算完I个插值后，将需要载入新采集数据位置“1”，内插控制模块根据采集数据有效位来判断下一步状态，如果采集数据没有准备好，外部逻辑将采集数据有效位置“0”，则暂停插值运算，并将输出数据有效位置“0”；如果采集数据准备好，外部逻辑将采集数据有效位置“1”，则载入采集数据进行内插运算，并将输出数据有效位置“1”。