[发明专利]阵列基板制作方法在审
| 申请号： | 201410295139.3 | 申请日： | 2014-06-25 |
| 公开（公告）号： | CN104103584A | 公开（公告）日： | 2014-10-15 |
| 发明（设计）人： | 刘翔 | 申请（专利权）人： | 京东方科技集团股份有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L29/786 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 李相雨 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及显示技术领域，公开了一种阵列基板制作方法，包括如下步骤：在衬底基板上形成包括隔离层和金属氧化物半导体层的图形；形成包括栅绝缘层及栅极的图形；以所述栅极为遮挡对所述金属氧化物半导体层的非栅极对应区域进行掺杂，以形成接触电阻区；形成包括第一绝缘间隔层及其上的第一过孔和第二过孔的图形，以暴露出用于源极和漏极与接触电阻区连接的区域；形成包括源极、漏极、第二绝缘间隔层和像素电极的图形。本发明通过对金属氧化物半导体层进行掺杂，形成接触电阻区，从而降低了TFT的漏电流，使得在低刷新频率下，TFT仍然能够保持加在液晶显示像素的电压。 | ||
| 搜索关键词： | 阵列 制作方法 | ||
【主权项】：
一种阵列基板制作方法，其特征在于，包括如下步骤：在衬底基板上形成包括隔离层和金属氧化物半导体层的图形；形成包括栅绝缘层及栅极的图形；以所述栅极为遮挡对所述金属氧化物半导体层的非栅极对应区域进行掺杂，以形成接触电阻区；形成包括第一绝缘间隔层及其上的第一过孔和第二过孔的图形，以暴露出用于源极和漏极与接触电阻区连接的区域；形成包括源极、漏极、第二绝缘间隔层和像素电极的图形。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司，未经京东方科技集团股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410295139.3/，转载请声明来源钻瓜专利网。
- 上一篇：POP封装方法
- 下一篇：沟槽型双层栅功率MOS器件的接触孔工艺方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
