[发明专利]一种可调的分段电流型DAC电路

摘要

本发明公开了一种可调的分段电流型DAC电路，包括输入寄存器、第一译码电路、第二译码电路、延时电路、第一锁存电路、第二锁存电路、第三锁存电路、可调偏置电路和电流源电路；输入寄存器的输出端d1‑d3与延时电路的输入端连接，输出端d4‑d6和d7‑d10分别与第二译码电路和第一译码电路的输入端连接；第一译码电路、第二译码电路和延时电路的输出端分别与对应的第一锁存电路、第二锁存电路和第三锁存电路的输入端连接；电流源电路的最高位电流源电路、中间位电流源电路和最低位电流源电路的输入端与可调偏置电路的输出端连接，其输入端分别与对应的第一锁存电路、第二锁存电路和第三锁存电路的输出端连接，本发明可减小电路复杂度和功耗。

主权项

一种可调的分段电流型DAC电路，包括输入寄存器、第一译码电路、第二译码电路、延时电路、第一锁存电路、第二锁存电路、第三锁存电路和电流源电路，其特征是：还包括可调偏置电路；所述可调的分段电流型DAC电路采用“4+3+3”分段结构，其中最低3位采用二进制编码，中间3位和最高4位采用温度码编码方式；输入寄存器的最低三位输出端d1‑d3与延时电路的输入端连接，中间三位输出端d4‑d6与第二译码电路的输入端连接，最高四位输出端d7‑d10与第一译码电路的输入端连接；第一译码电路、第二译码电路和延时电路的输出端分别与对应的第一锁存电路、第二锁存电路和第三锁存电路的输入端连接；电流源电路包括最高位电流源电路、中间位电流源电路和最低位电流源电路，且分别与对应的第一锁存电路、第二锁存电路和第三锁存电路的输出端连接；可调偏置电路的输出端分别与最高位电流源电路、中间位电流源电路和最低位电流源电路的输入端连接；最高位电流源电路、中间位电流源电路和最低位电流源电路的输出端相连接电流输出端IOUT；所述可调偏置电路包括P型MOS管MP1、第一基准电压源、运算放大器OP、N型MOS管MN1、MN2、MN3、MN4、MN5、MN6、电阻Rc、R1、R2、R3、R4、R5；P型MOS管MP1的衬底和源极相连接于电源VDD，P型MOS管MP1的栅极和漏极与N型MOS管MN6的漏极相连于可调偏置电路的输出端A1节点；N型MOS管MN6的栅极接运算放大器OP的输出，N型MOS管MN6的源极与电阻Rc的一端、运放OP的反向输入端相连，N型MOS管MN6的衬底接地GND；电阻Rc的另一端分别与电阻R1一端和N型MOS管MN1的漏极相连；第一基准电压源的输出端与运放OP的正向输入端相连；N型MOS管MN1的栅极接外部控制信号K1，用于控制MN1是否导通，N型MOS管MN1的源极和衬底相连接地GND；电阻R1的另一端与N型MOS管MN2的漏极和电阻R2的一端连接，N型MOS管MN2的栅极外接信号K2，用于控制MN2是否导通，N型MOS管MN2的源极和衬底相连接地GND；电阻R2的另一端与N型MOS管MN3的漏极和电阻R3的一端连接，N型MOS管MN3的栅极接外部控制信号K3，用于控制MN3是否导通，N型MOS管MN3的源极和衬底相连接地GND；电阻R3的另一端与N型MOS管MN4的漏极和电阻R4的一端连接，N型MOS管MN4的栅极接外部控制信号K4，用于控制MN4是否导通，N型MOS管MN4的源极和衬底相连接地GND；电阻R4的另一端与N型MOS管MN5的漏极和电阻R5的正向端连接，N型MOS管MN5的栅极接外部控制信号K5，用于控制MN5是否导通，N型MOS管MN5的源极和衬底相连接地GND；电阻R5的另一端接地GND。