[发明专利]一种可调的分段电流型DAC电路

说明书

技术领域

本发明涉及数字模拟电路，尤其涉及一种可调的分段电流型DAC电路。

背景技术

随着各种音频技术、计算机技术、多媒体技术的广泛应用，促使了数字信号处理中的数模转换器(DAC)的飞速发展。在未来很长一段时间，高速、宽带技术将成为通信系统的发展趋势。由于数字通信在现代通信系统中的主导地位，DAC也成为现代通信系统中一个不可或缺的重要模块。数模转换器的好坏直接影响整个系统的性能，由于数字信号处理技术的飞速发展，要求DAC具有足够高的数据处理速度和足够高的精度。

电流型结构DAC由模拟部分和数字部分构成。分为二进制型、温度编码型和分段型结构。二进制码的优点是无需译码逻辑得以节省部分面积，缺点是有大的DNL误差，单调性不能保证且会有大的转换毛刺；相比而言，温度计码的优势则是DNL误差小、单调性得到保证、毛刺小，缺点是增加的温度计译码电路的复杂度、面积和功耗。

现有的偏置电路如图4所示，P型MOS管MP1_1的衬底和源极相连接电源VDD，P型MOS管MP1_1的栅极和漏极与N型MOS管MN6的漏极相连；N型MOS管MN6_1的栅极接运放OP_1的输出，N型MOS管MN6_1的源极与电阻Rc_1的一端和运放OP_1的反向输入端相连；电阻Rc_1的另一端与N型MOS管MN1_1的漏极和电阻R1_1的一端相连；第二基准电压源的输出端与运放OP的正向输入端相连；N型MOS管MN1_1的栅极接外部控制信号K1_1，用于控制MN1_1是否导通(0表示截止，1表示导通)；电阻R1_1的另一端与N型MOS管MN2_1的漏极、N型MOS管MN1_1的源极和电阻R2_1的一端相连，N型MOS管MN2_1的栅极接外部控制信号K2_1，用于控制MN2_1是否导通(0表示截止，1表示导通)；电阻R2_1的另一端与N型MOS管MN3_1的漏极、N型MOS管MN2_1的源极、电阻R3_1的一端相连，N型MOS管MN3_1的栅极接外部控制信号K3_1，用于控制MN3_1是否导通(0表示截止，1表示导通)；电阻R3_1的另一端与N型MOS管MN4_1的漏极、N型MOS管MN3_1的源极、电阻R4_1的一端相连，N型MOS管MN4_1的栅极接外部控制信号K4_1，用于控制MN4_1是否导通(0表示截止，1表示导通)；电阻R4_1的另一端与N型MOS管MN5_1的漏极、N型MOS管MN4_1的源极、电阻R5_1的一端相连，N型MOS管MN5_1的栅极接外部控制信号K5_1，用于控制MN5_1是否导通(0表示截止，1表示导通)；电阻R5_1的另一端、N型MOS管MN1_1、MN2_1、MN3_1、MN4_1、MN5_1、MN6_1的衬底相连接地GND。

图4所示电路的工作原理是：MN1_1导通时，电阻R1_1短路；MN2_1导通时，电阻R2_1短路；MN3_1导通时，电阻R3_1短路；MN4_1导通时，电阻R4_1短路；MN5_1导通时， 电阻R5_1短路；由于在N阱CMOS工艺中，NMOS管的衬底必须接到地电位，因此MN1_1、MN2_1、MN3_1、MN4_1、MN5_1的衬底均接地，将引入衬偏效应，使负载电阻的精确性受到影响，影响其输出的偏置电流的精度。

发明内容

为了解决上述问题，本发明的目的是提供一种分段式结构，其结合了二进制电流源型DAC和温度编码型DAC的特点。因此采用合理的温度计译码和二进制译码的组合，既可以保证DNL误差和毛刺的要求，又能实现较小的面积和功耗。

本发明采用如下技术方案：

一种可调的分段电流型DAC电路，包括输入寄存器、第一译码电路、第二译码电路、延时电路、第一锁存电路、第二锁存电路、第三锁存电路和电流源电路，还包括可调偏置电路；所述可调的分段电流型DAC电路采用“4+3+3”分段结构，其中最低3位采用二进制编码，中间3位和最高4位采用温度码编码方式；输入寄存器的最低三位输出端d1-d3与延时电路的输入端连接，中间三位输出端d4-d6与第二译码电路的输入端连接，最高四位输出端d7-d10与第一译码电路的输入端连接；第一译码电路、第二译码电路和延时电路的输出端分别与对应的第一锁存电路、第二锁存电路和第三锁存电路的输入端连接；电流源电路包括最高位电流源电路、中间位电流源电路和最低位电流源电路，且分别与对应的第一锁存电路、第二锁存电路和第三锁存电路的输出端连接；可调偏置电路的输出端分别与最高位电流源电路、中间位电流源电路和最低位电流源电路的输入端连接；最高位电流源电路、中间位电流源电路和最低位电流源电路的输出端相连接I_OUT。