[发明专利]数据处理方法、存储器控制电路单元以及存储器存储装置

摘要

本发明提供一种数据处理方法、存储器控制电路单元以及存储器存储装置。此数据处理方法包括：根据第一读取命令，从第一物理抹除单元读取第一数据串，其中第一数据串包括第一使用者数据、第一错误检测码以及第一错误校正码。此数据处理方法也包括：使用第一错误检测码与第一错误校正码来解码第一使用者数据；并且判断第一使用者数据是否被正确地解码。此数据处理方法还包括倘若第一使用者数据成功地解码时，将正确地解码第一使用者数据所获得的校正后使用者数据传送给主机系统以回应第一读取指令。

主权项

1.一种数据处理方法，用于一可复写式非易失性存储器模块，其特征在于，该可复写式非易失性存储器模块包含多个物理抹除单元并且多个逻辑单元以映射至少部分的该些物理抹除单元，该数据处理方法包括：从一主机系统接收一第一读取命令，其中该第一读取命令指示从该些逻辑单元的一第一逻辑单元中读取一数据，且该第一逻辑单元映射该些物理抹除单元之中的一第一物理抹除单元；从该第一物理抹除单元读取一第一数据串，其中该第一数据串包括一第一使用者数据、一第一错误检测码以及一第一错误校正码；使用该第一错误检测码、该第一错误校正码与该第一使用者数据进行一第一解码程序，在该第一解码程序中利用该第一错误检测码与在该第一解码程序中产生的该第一使用者数据的一第一错误比特位置来进行一逻辑运算，并且当该逻辑运算的一结果符合一预定规则时，停止该第一解码程序，并且辨识该第一使用者数据被成功地解码；以及倘若该第一使用者数据成功地解码时，将成功地解码该第一使用者数据所获得的一校正后使用者数据传送给该主机系统以回应该第一读取指令，其中在在该第一解码程序中利用该第一错误检测码与在该第一解码程序中产生的该第一使用者数据的该第一错误比特位置来进行该逻辑运算，并且当该逻辑运算的该结果符合该预定规则时，停止该第一解码程序，并且辨识该第一使用者数据被成功地解码中，包括：对该第一数据串进行一错误校正编码校验计算以产生对应该第一数据串的一第一校验子；对该第一使用者数据进行一循环冗余校验计算以产生对应该第一使用者数据的一第二错误检测码；根据该第一校验子产生对应该第一数据串的一第一错误定位多项式并计算该第一数据串的一第一错误比特数目；根据该第一校验子、该第一错误定位多项式以及一错误定位搜寻法获得对应该第一使用者数据的该第一错误比特位置；对该第一错误比特位置进行该循环冗余校验计算以产生对应该第一错误比特位置的一第三错误检测码；对该第三错误检测码与该第二错误检测码进行互斥或逻辑运算以产生一第四错误检测码；判断该第四错误检测码是否等于该第一错误检测码；倘若该第四错误检测码等于该第一错误检测码时，停止该第一解码程序，并在无检查该第一数据串是否可被校正下，使用该第一错误比特位置校正该第一使用者数据以获得该校正后使用者数据，并且将该校正后使用者数据传送给该主机系统；以及倘若该第四错误检测码不等于该第一错误检测码时，输出一错误信息给该主机系统。