[发明专利]半导体发光器件及其制造方法无效

专利信息
申请号: 201410190978.9 申请日: 2010-09-08
公开(公告)号: CN103943743A 公开(公告)日: 2014-07-23
发明(设计)人: 木村重哉;名古肇;岡俊行;橘浩一;彦坂年輝;布上真也 申请(专利权)人: 株式会社东芝
主分类号: H01L33/04 分类号: H01L33/04;H01L33/06;B82Y20/00
代理公司: 北京市中咨律师事务所 11247 代理人: 贺月娇;杨晓光
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及半导体发光器件及其制造方法。根据一个实施例,一种半导体发光器件包括包含氮化物半导体的n型半导体层、包含氮化物半导体的p型半导体层、发光部以及层叠体。所述发光部被设置在所述n型半导体层与所述p型半导体层之间并包括势垒层和阱层。所述阱层与所述势垒层层叠。所述层叠体被设置在所述发光部与所述n型半导体层之间并包括第一层和第二层。所述第二层与所述第一层层叠。所述层叠体的平均In组成比高于所述发光部的平均In组成比的0.4倍。所述势垒层的层厚度tb为10nm或更小。
搜索关键词: 半导体 发光 器件 及其 制造 方法
【主权项】:
一种半导体发光器件,包括:具有C表面的衬底;n型半导体层,其被设置在所述C表面上且包含氮化物半导体;p型半导体层,其包含氮化物半导体;发光部,其被设置在所述n型半导体层与所述p型半导体层之间并包括:势垒层,其包含InbGa1‑bN(0≤b<1)并具有层厚度tb(纳米);以及阱层,其与所述势垒层层叠,包含InwGa1‑wN(0<w<1,b<w)并具有层厚度tw(纳米);以及层叠体,其被设置在所述发光部与所述n型半导体层之间并包括:第一层,其包含InxGa1‑xN(0≤x<1)并具有层厚度tx(纳米);以及第二层,其与所述第一层层叠,包含InyGa1‑yN(0<y<1,x<y<w)并具有层厚度ty(纳米),所述层叠体的平均In组成比高于所述发光部的平均In组成比的0.4倍且不高于所述发光部的平均In组成比的0.7倍,假设所述发光部的所述平均In组成比为(w×tw+b×tb)/(tw+tb),所述层叠体的所述平均In组成比为(x×tx+y×ty)/(tx+ty),并且所述势垒层的所述层厚度tb为10nm或更小,所述层叠体的厚度等于或大于所述发光部的厚度,所述第一层的厚度大于1纳米且小于3纳米,所述第二层的厚度大于0纳米且小于2纳米。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410190978.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top