[发明专利]分频器和无线通信设备

摘要

本发明实施例公开了一种分频器和无线通信设备，分频器包括移位寄存器单元和输出频率合成单元；移位寄存器单元包括循环级联的多个基本单元；每级基本单元包括2^N个串联的D触发器和一个多路选通器，2^N个串联的D触发器的输出分别接入多路选通器，多路选通器输出与下级基本单元输入相连接；除每级基本单元信号输入端的第一个D触发器之外的其余2^N-1个D触发器接入的时钟信号比第一个D触发器接入的时钟信号相位滞后M/2时钟周期；下级基本单元的第一个D触发器接入的时钟信号比前一级基本单元中2^N-1个D触发器接入的时钟信号相位滞后3/4个时钟周期；输出频率合成单元将每级基本单元第一个D触发器的输出信号叠加生成分频输出信号。

主权项

一种分频器，其特征在于，包括：移位寄存器单元和输出频率合成单元；移位寄存器单元包括循环级联的多个基本单元；每一级基本单元包括2^N个串联的D触发器和一个多路选通器，所述2^N个串联的D触发器的输出分别接入所述多路选通器；所述多路选通器的输出通过选通信号选择，且与下一级基本单元的输入相连接；所述移位寄存器单元中的多个D触发器的时钟信号输入端分别接入多路时钟周期相同但相位不同的时钟信号；其中，除每一级基本单元的信号输入端的第一个D触发器之外的其余2^N‑1个D触发器接入的时钟信号的相位，比所述第一个D触发器接入的时钟信号的相位滞后M/2个时钟周期；所述下一级基本单元的第一个D触发器接入的时钟信号的相位，比前一级基本单元中除所述第一个D触发器之外的其余2^N‑1个D触发器接入的时钟信号的相位滞后3/4个时钟周期；M为正整数；所述前一级基本单元中D触发器与所述下一级基本单元中D触发器接入的时钟信号之间的相位关系由开关信号控制；输出频率合成单元，用于对每一级基本单元的信号输入端的第一个D触发器的输出信号进行叠加，生成分频输出信号；第一级基本单元的第一个D触发器的输入信号为分频输入信号；所述分频输出信号的分频比为n+x；其中，x为所述分频比的小数部分，根据开关信号控制输出为0.25或0.75；n为所述分频比的整数部分，等于所述选通信号的值，为大于等于零且小于N的整数，N为正整数。