[发明专利]分频器和无线通信设备

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种分频器和无线通信设备。

背景技术

在射频通信系统的收发机（Transceiver,TRX）电路中,如图1所示，接收到的RF信号经过带通滤波器滤除带外干扰，通过低噪声放大器（Low Noise Amplifier，LNA）放大，以减少后级电路噪声的影响，然后送入混频器输入端，与本地振荡器(Local Oscillator,LO)信号进行混频。因此会需要稳定的LO信号作为收发链路的参考信号。该信号由压控振荡器（Voltage-Controlled Oscillator，VCO）的输出分频得到，为了在VCO输出端产生精确且稳定的频率，通常还采用锁相环驱动反馈环路中的VCO，使振荡器频率（或相位）精确跟踪所施加的参考频率。随着集成电路工艺的发展，人们越来越倾向于使用数字逻辑实现分频功能。由于数字逻辑的特性，目前大多数分频器的分频比都是整数，这种方式限制了LO的频率范围或给VCO的调谐范围提出了较高的要求，不利于多制式同芯片的实现。非整数分频比的分频器不仅可以提供更多样的频率计划（frequency plan），使VCO可以用较窄的调谐范围覆盖较多的通信制式，而且可以将VCO的振荡频率与功率放大器（Power Amplifier，PA）的大功率谐波错开，避免出现频率牵引（frequency pulling）现象。

然而，在现有的采用非整数分频比的技术方案中，分频器的分频比可配置性都较差。例如专利方案WO2011028157A1中，只给出了几种情况下的时钟相位排列方式，没有提供动态调整的方法，因此可配置性较差，并且逻辑电路的复杂程度较高，不适合高频工作。又例如在专利方案WO2013048525A1中,输入多路正交信号，分别驱动相应的除5分频器，产生脉宽为一个输入信号周期的脉冲信号，经窄脉冲产生器后合并在一起作为最终信号输出。在该方案中，多个分频器完全独立，消耗的资源较大，不利于低功耗、低噪声的实现。且多路分频器按照所需时序严格启动，因此需要相应的启动电路，而启动电路的时序与分频比密切相关，不便于实现可配置。

发明内容

本发明实施例提供了一种分频器和无线通信设备，其结构简单，适于高频工作，易于扩展，可配置性强。

第一方面，本发明实施例提供了一种分频器，包括：移位寄存器单元和输出频率合成单元；

移位寄存器单元包括循环级联的多个基本单元；每一级基本单元包括2^N个串联的D触发器和一个多路选通器，所述2^N个串联的D触发器的输出分别接入所述多路选通器；所述多路选通器的输出通过选通信号选择，且与下一级基本单元的输入相连接；所述移位寄存器单元中的多个D触发器的时钟信号输入端分别接入多路时钟周期相同但相位不同的时钟信号；其中，除每一级基本单元的信号输入端的第一个D触发器之外的其余2^N-1个D触发器接入的时钟信号的相位，比所述第一个D触发器接入的时钟信号的相位滞后M/2个时钟周期；所述下一级基本单元的第一个D触发器接入的时钟信号的相位，比前一级基本单元中除所述第一个D触发器之外的其余2^N-1个D触发器接入的时钟信号的相位滞后3/4个时钟周期；M为正整数；所述前一级基本单元中D触发器与所述下一级基本单元中D触发器接入的时钟信号之间的相位关系由开关信号控制；

输出频率合成单元，用于对每一级基本单元的信号输入端的第一个D触发器的输出信号进行叠加，生成分频输出信号；第一级基本单元的第一个D触发器的输入信号为分频输入信号；所述分频输出信号的分频比为n+x；其中，x为所述分频比的小数部分，根据开关信号控制输出为0.25或0.75；n为所述分频比的整数部分，等于所述选通信号的值，为大于等于零且小于N的整数，N为正整数。

在第一种可能的实现方式中，所述分频器还包括：时钟调整单元，响应于开关信号，用于对输入的正交相位的时钟信号进行相位调整，输出多路相位调整后的所述时钟周期相同但相位不同的时钟信号；所述开关信号为数字信号，具体为第一取值或第二取值。

结合第一方面或第一方面的第一种可能的实现方式，在第二种可能的实现方式中，当所述开关信号为第一取值时，所述x为0.25。

结合第一方面或第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述M为1。

结合第一方面或第一方面的第一种可能的实现方式，在第四种可能的实现方式中，当所述开关信号为第二取值时，所述x为0.75。