[发明专利]一种LTE系统速率匹配的并行实现方法和装置有效
| 申请号： | 201410123580.3 | 申请日： | 2014-03-28 |
| 公开（公告）号： | CN103929271B | 公开（公告）日： | 2017-04-19 |
| 发明（设计）人： | 王晓琴;张森;赵旭莹;吴军宁;郭晓龙;林啸;郭璟;王伟康 | 申请（专利权）人： | 中国科学院自动化研究所 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00 |
| 代理公司： | 中科专利商标代理有限责任公司11021 | 代理人： | 宋焰琴 |
| 地址： | 100190 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种LTE系统速率匹配并行实现方法和装置，该方法包括将Turbo编码后的数据比特流和校验比特1流与校验比特2流按行合并存放，根据Turbo编码后数据长度D，确定列置换样式；逐行完成列置换；对于校验比特1流与校验比特2流合并处理后的特殊列进行特殊处理；从指定位置开始按列读取数据，得到速率匹配后的比特流。应用本发明实施例以后能够加快速率匹配的速度。 | ||
| 搜索关键词： | 一种 lte 系统 速率 匹配 并行 实现 方法 装置 | ||
【主权项】：
一种LTE系统速率匹配的并行实现方法，该方法包括：步骤S1、将数据比特流、校验比特1流和校验比特2流按行方式合并并读入一个2R×64矩阵，其中R为自然数，且D为数据比特流的长度，其中将数据比特流存入前32列，校验比特1流和校验比特2流按行交替存入后32列，所述数据比特流为Turbo编码后的数据比特流或卷积编码后的数据比特流；步骤S2、根据所述数据比特流的长度确定合并矩阵每行的列置换样式；步骤S3、按照合并矩阵每行的列置换样式，逐行进行列置换；步骤S4、在所述列置换后的合并矩阵中找校验比特2流的第1比特所在的特定列，并对该列进行行置换；步骤S5、从指定位置开始按列读取数据，得到速率匹配结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院自动化研究所，未经中国科学院自动化研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410123580.3/，转载请声明来源钻瓜专利网。
