[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201410103866.5 | 申请日： | 2014-03-19 |
| 公开（公告）号： | CN104934530B | 公开（公告）日： | 2018-09-21 |
| 发明（设计）人： | 张超 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L45/00 | 分类号： | H01L45/00 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的制造方法，涉及半导体存储技术领域。本发明的半导体器件的制造方法，将形成双沟槽隔离结构的工艺集成在标准的CMOS工艺之中，简化了半导体器件的制造工艺；并且，通过先形成浅沟槽隔离后形成深沟槽隔离的工艺优化，降低了在形成浅沟槽隔离的过程中内核区域与外围区域之间的刻蚀负载效应，提高了半导体器件的良率。 | ||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
【主权项】：
1.一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供包括内核区域与外围区域的半导体衬底，在所述内核区域内形成埋入式字线；步骤S102：在所述半导体衬底上形成外延层；步骤S103：在所述内核区域和所述外围区域分别形成浅沟槽隔离，其中所述浅沟槽隔离的底部不高于所述外延层的下表面；步骤S104：在所述内核区域形成沿着与所述浅沟槽隔离延伸方向相垂直的方向延伸的深沟槽隔离，以降低所述内核区域与所述外围区域之间的刻蚀负载效应，其中所述深沟槽隔离的底部不高于所述字线的下表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410103866.5/，转载请声明来源钻瓜专利网。
- 上一篇：制造具有相变层的半导体集成电路的方法
- 下一篇：半导体发光元件
