[发明专利]具有存储器上的加速以及用于FPGA块内自动模式生成的加速的测试器

摘要

提供了能执行半导体器件的高速测试的自动测试设备。该自动测试设备包括测试器处理器的计算机系统，其中测试器处理器通信地耦接到多个FPGA组件。多个FPGA组件中的每个耦接到存储器模块并包括：可操作来从测试器处理器接收命令和数据的上游端口；可操作来与多个受测设备DUT中的相应DUT通信的下游端口；以及多个硬件加速器电路，其中每个硬件加速器电路被配置为与多个DUT中的一个DUT通信。每个硬件加速器电路包括：模式生成器电路，可配置为自动生成要被写入多个DUT中的一个DUT的测试模式数据；以及比较器电路，被配置为将从所述多个DUT中的所述一个DUT读取的数据、与写入到所述多个DUT中的所述一个DUT的测试模式数据进行比较。

主权项

一种自动测试设备ATE装置，该装置包括：包括测试器处理器的计算机系统，其中所述测试器处理器通信地耦接到多个FPGA组件，其中所述多个FPGA组件中的每个耦接到存储器模块并包括：上游端口，该上游端口可操作来从所述测试器处理器接收命令和数据；下游端口，该下游端口可操作来与多个受测设备DUT中的相应DUT进行通信；以及多个硬件加速器电路，其中所述多个硬件加速器电路中的每个被配置为与所述多个DUT中的一个DUT进行通信，并且其中多个硬件加速器电路中的每个包括：模式生成器电路，所述模式生成器电路可配置为自动生成要被写入所述多个DUT中的所述一个DUT的测试模式数据；以及比较器电路，所述比较器电路被配置为将从所述多个DUT中的所述一个DUT读取的数据与写入到所述多个DUT中的所述一个DUT的所述测试模式数据进行比较。