[发明专利]具有存储器上的加速以及用于FPGA块内自动模式生成的加速的测试器

说明书

提供了能执行半导体器件的高速测试的自动测试设备。该自动测试设备包括测试器处理器的计算机系统，其中测试器处理器通信地耦接到多个FPGA组件。多个FPGA组件中的每个耦接到存储器模块并包括：可操作来从测试器处理器接收命令和数据的上游端口；可操作来与多个受测设备DUT中的相应DUT通信的下游端口；以及多个硬件加速器电路，其中每个硬件加速器电路被配置为与多个DUT中的一个DUT通信。每个硬件加速器电路包括：模式生成器电路，可配置为自动生成要被写入多个DUT中的一个DUT的测试模式数据；以及比较器电路，被配置为将从所述多个DUT中的所述一个DUT读取的数据、与写入到所述多个DUT中的所述一个DUT的测试模式数据进行比较。

技术领域

本公开总体涉及电子器件测试系统领域，并且更具体地涉及用于测试受测器件(DUT)的电子器件测试设备领域。

背景技术

自动测试设备(ATE)可以是对半导体器件或电子部件执行测试的任何测试装备。ATE装配组可用于执行快速执行测量的自动测试、并生成然后可分析的测试结果。ATE装配组可以是可以包括定制的专用计算机控制系统、和具有自动测试电子部件和/或半导体晶片的测试(例如片上系统(SOC)测试、或集成电路测试)能力的许多不同的测试器件的任何事物，从耦接到仪表的计算机系统到复杂的自动化装备。ATE系统既减少花费于对器件进行测试以确保器件的功能如设计那样的时间、也用做在给定器件到达消费者手中前判定此给定器件内的故障组件的存在的诊断工具。

图1是用于测试某些典型DUT(例如，诸如DRAM之类的半导体存储器件)的传统自动测试设备主体100的示意框图。ATE包括具有硬件总线适配器卡座110A-110N的ATE主体100。针对特定通信协议(如PCIe、USB、SAS、SATA等)的硬件总线适配卡110A-110N连接至在ATE主体上所提供的硬件总线适配器卡座，并经由特定于相应协议的线缆与DUT接口连接。ATE主体100还包括测试器处理器101，测试器处理器101与相关联的存储器108控制构建于ATE主体100中的硬件组件、以及生成经由硬件总线适配器卡来与正被测试的DUT通信所必须的数据和命令。测试器处理器101通过系统总线130与硬件总线适配器卡通信。测试器处理器可以被编程为包括某些功能块，这些功能块包括算法模式(pattern)生成器102和比较器106。替代地，算法模式生成器102和比较器106可以是安装在插入ATE主体100的扩充卡或适配器卡上的硬件组件。

ATE主体100测试受测器件DUT 112A-112N的电气功能，DUT112A-112N通过插入ATE主体100的硬件总线适配器卡座中的硬件总线适配器连接到ATE主体100。据此，测试器处理器101被编程为使用对硬件总线适配器而言唯一的协议，来向DUT传输需要运行的测试程序。同时，构建于ATE主体100中的其它硬件组件根据在测试器处理器101中操作的测试程序，来彼此传输信号以及与DUT传输信号。

由测试处理器101运行的测试程序可包括涉及下述项的功能测试：将由算法模式生成器102创建的信号写到DUT、从DUT读出写入的信号、以及使用比较器106来将输出与预期模式进行比较。如果输出与输入失配，则测试器处理器101将该DUT识别为有缺陷的。例如，如果DUT是诸如DRAM之类的存储器件，则测试程序将利用写操作来将由算法模式生成器102创建的信号写到DUT、利用读操作来从DUT读出写入的信号、并且利用比较器106来将输出与预期模式进行比较。

在传统系统中，测试器处理器101具有生成在测试DUT中所使用的命令和测试模式(pattern)的功能逻辑块，例如直接在处理器上以软件模式编程的算法模式生成器102和比较器106。然而某些情况下，某些功能块(例如比较器106)可以在现场可编程门阵列(FPGA)上实现，FPGA是可根据用户的需要编程逻辑电路的专用集成电路(ASIC)型半导体。